Le tableau de la figure 13 indique les effets de ces deux facteurs sur la fréquence maximale.

Pour cela, on a reporté les temps de propagation tp du circuit 4011 B en fonction de ces deux paramètres.

L'augmentation de la fréquence maximale (équivalente à une diminution du temps de propagation) s'explique par la diminution du temps de commutation des transistors MOS.

Le dernier facteur est la température. La fréquence maximale augmente lorsque la température diminue.

L'exemple de la figure 14 est toujours relatif au circuit HEF 4011 B.

Jusque-là, nous n'avons pris en compte qu'un seul composant. Or, dans un système numérique, il y a généralement tout un ensemble de circuits intégrés reliés. D'autres facteurs peuvent alors interférer sur la vitesse maximale de fonctionnement.

Considérons par exemple le circuit de la figure 15 constitué par deux bascules D synchrones et par deux portes NAND.

Lorsqu'un front actif d'horloge se présente, les deux bascules commutent simultanément.

La donnée présente sur l'entrée D1 est transférée en sortie Q1 et les deux portes NAND commutent l'une à la suite de l'autre. La donnée présente sur l'entrée D2 change.

La figure 16 montre les différents retards qui s'ajoutent, dus aux temps de propagation à travers la première bascule et les deux portes NAND.

Le temps de prépositionnement (set up time) est le temps durant lequel la nouvelle donnée doit être présente sur l'entrée de la bascule avant le front actif de l'horloge.

Nous allons calculer la fréquence maximale à laquelle peut fonctionner ce circuit.

Pour cela, nous calculons la période minimale nécessaire à son fonctionnement.

Les bascules D sont du type 74C74, les portes NAND du type 74C00 et la tension d'alimentation est de + 5 volts (quand la tension d'alimentation augmente, le temps de propagation diminuent).

Le premier retard (temps de propagation) vaut 300 ns, le deuxième et le troisième retard valent 90 ns et le temps de prépositionnement est de 100 ns.

La durée minimale de la période d'horloge est donc égale aux trois temps de retard ajoutés au temps de prépositionnement c'est-à-dire :

300 + 90 + 90 + 100 = 580 ns

La fréquence maximale vaut (1 / 580) x 10⁹ = 1,7 MHz.

Cette fréquence est inférieure à la fréquence maximale d'horloge relative à la bascule 74C74 qui vaut 2 MHz.

Si le nombre de portes logiques en série augmente, la fréquence maximale de fonctionnement du circuit diminue.

Avec 4 portes NAND en série, la période vaudrait :

300 + (90 x 4) + 100 = 760 ns

La fréquence maximale serait : (1 / 760) x 10⁹ = 1,3 MHz.

Il faut donc en général limiter le nombre de portes logiques mises en série les unes après les autres.

Dans les cas où ce n'est pas possible, il faut alors insérer des bascules supplémentaires comme indiqué figure 17.

Si l'on conserve les mêmes temps de propagation et de prépositionnement que précédemment, nous obtenons les résultats suivants :

Dans le premier cas, quand la bascule supplémentaire n'existe pas :

Période minimale d'horloge = 300 + 90 + 90 + 90 + 90 + 100 = 760 ns.

Dans le second cas, la période minimale d'horloge doit être suffisante pour que la donnée présente sur l'entrée d'une bascule n puisse se trouver sur l'entrée de la bascule n + 1 dans les temps impartis.

Dans le cas présent, cette période est égale à la somme des temps de propagation d'une bascule ajoutée à ceux des deux portes logiques, ainsi qu'à celui du temps de prépositionnement.

Nous trouvons :

300 + 90 + 90 + 100 = 580 ns

La bascule supplémentaire sert de registre de stockage intermédiaire pour les données qui transitent de l'entrée à la sortie du circuit.

Ce système permet d'augmenter le flux des données à travers le circuit numérique.

3. 2. - LE DÉCALAGE DE L'HORLOGE

Le décalage d'horloge (ou CLOCK SKEW) est également un problème lié à des différences de temps de propagation à travers des portes logiques.

Le circuit de la figure 18 permet de mettre en évidence ce problème.

Si les temps de propagation des deux buffers B1 et B2 sont très différents, il peut y avoir un mauvais fonctionnement du circuit.

Initialement D1 est à l'état 0 et D2 à l'état 1. Si les temps de propagation des deux buffers sont identiques, le front d'horloge actif est appliqué simultanément en CLK 1 et CLK 2, comme le montre la figure 19.

A partir de l'instant t0, Q1 passe à l'état 0 après un temps T qui correspond au temps de commutation de la bascule 1. Q2 reste à l'état 1 puisqu'à l'instant t0, D2 est à 1. Q2 ne change d'état qu'au front d'horloge suivant (instant t1).

Supposons maintenant que le temps de propagation du buffer B2 soit nettement plus grand que celui du buffer B1. Il peut se produire un dysfonctionnement illustré figure 20.

La sortie Q1 de la première bascule est passée à l'état 0 avant que le front d'horloge ne parvienne sur l'entrée CLK 2 de la deuxième bascule.

L'entrée D2 est donc à l'état 0, alors qu'elle devrait être à l'état 1 à ce moment-là.

Le terme «SKEW» représente un «glissement» du signal d'horloge.

Une solution à ce problème consiste à intervertir les deux signaux d'horloge comme indiqué figure 21.

Ainsi, la deuxième bascule commutera un peu avant la première et l'on est sûr que la donnèe initiale présente en D2 est transférée en Q2.

3. 3. - LES PARASITES

Les parasites sont définis comme étant des perturbations affectant un signal électronique. Les origines de ces parasites sont innombrables mais on peut les classer en deux catégories : les parasites d'origine naturelle comme ceux générés par les orages par exemple et les parasites d'origine artificielle tels ceux produits par un moteur.

Ces parasites peuvent être suffisamment importants pour perturber le fonctionnement d'un ensemble logique. Cela peut se traduire de façon concrète par la prise en compte à un moment donné d'un niveau logique H à la place d'un niveau logique L ou vice versa.

En général, on s'efforcera de minimiser les effets des parasites sur un système logique.

Il faut noter également qu'un ensemble logique peut très bien fonctionner pendant les phases d'étude et d'essais réalisés par le constructeur et être inopérant une fois installé chez le client. En effet, l'environnement électronique n'est plus le même et certains phénomènes physiques qui n'ont pas été pris en compte au moment de la conception peuvent se manifester à ce moment-là.

Ces différents phénomènes peuvent être de nature électromagnétique (émission radio en haute fréquence, tubes fluorescents...) ou de nature statique (charges électriques emmagasinées dans différents substrats tels que moquettes...).

La technologie employée n'est pas sans conséquence sur l'effet de ces parasites.

Les circuits réalisés en technologie MOS sont beaucoup moins sensibles aux parasites que ceux réalisés en technologie TTL. Tout d'abord, la technologie MOS est moins rapide (les temps de transition sont plus longs que pour la TTL) et la marge de bruit est beaucoup plus importante qu'en TTL. Elle peut atteindre 45 % de la tension d'alimentation en MOS, alors qu'elle n'est que de 0,4 volt en TTL.

C'est pour ces raisons qu'en milieu industriel à haut risque de parasites, il est préférable d'employer la technologie MOS.

Il y a aussi un problème lié à l'adaptation entre une ligne de transmission et la charge située en bout de ligne.

La ligne présente une impédance caractéristique. Il faut que cette impédance caractéristique (Z0) soit sensiblement équivalente à l'impédance de la charge si l'on veut limiter les phénomènes de réflexion du signal.

La figure 22 montre un exemple de réflexions sur une ligne qui n'est pas adaptée à la charge.

Les réflexions peuvent créer des problèmes pour des circuits rapides (TTL, ECL...), mais aussi pour des circuits lents (CMOS).

Des rebonds peuvent se produire dans un système synchrone avec horloge, et ils peuvent être pris en compte comme signal d'horloge. C'est le cas présenté figure 23.

Des couplages inductifs peuvent aussi se produire entre deux ou plusieurs lignes.

Il faut que les lignes de transmission ainsi que les liaisons des circuits imprimés soient les plus courtes possibles.

Par ailleurs, on installe des condensateurs de découplage sur les lignes d'alimentation à proximité des boîtiers de circuits intégrés. Ces condensateurs ont une valeur de 0,1 µF à 0,01 µF et absorbent les parasites qui transitent sur la ligne d'alimentation (Vcc) et sur la ligne de masse.

3. 4. - L'ASSEMBLAGE DES COMPOSANTS DIGITAUX

Vous savez que les composants numériques appartiennent à des familles logiques différentes : TTL, CMOS, ECL..., chacune ayant ses caractéristiques propres (alimentation, temps de propagation, consommation...).

Par conséquent, quand il s'agit de relier entre eux des composants de familles différentes, il faut tenir compte de leurs caractéristiques électriques. En général, il est nécessaire d'insérer un circuit d'interface (= circuit d'adaptation) entre ces composants.

Un circuit d'interface est également nécessaire pour relier un système numérique au monde extérieur.

Considérons tout d'abord les raccordements entre composants d'une même famille.

En technologie CMOS, il est possible de relier un nombre élevé de portes logiques à la sortie d'une autre. Par contre, en TTL, ce nombre est beaucoup plus limité.

Ces différentes notions (entrance et sortance) ont été vues dans les chapitres relatifs à la technologie des composants.

En technologie MOS, une entrée de porte logique absorbe ou produit (selon le niveau logique) un courant de 0,005 µA.

Une sortie MOS peut fournir (ou absorber) au moins 1,75 mA pour une tension d'alimentation de 5 volts (8 mA pour 10 volts).

Donc, une sortie de porte logique MOS peut théoriquement être reliée à un nombre d'entrées MOS situé entre 350 000 et 1 600 000.

Cependant, la sortance d'une porte MOS ne dépasse pas 50 en raison de la capacité d'entrée d'une porte MOS qui vaut 5 pF.

Avec 50 entrées, on obtient 250 pF.

Le temps de propagation augmente notablement avec le nombre d'entrées reliées à une sortie MOS.

Quand on passe de 50 pF à 100 pF, avec 5 volts de tension d'alimentation, le temps de propagation typique d'une porte ET passe de 80 ns à 110 ns.

Pour raccorder des portes MOS à des portes TTL, il peut se poser un problème lié à des tensions d'alimentation différentes.

Par ailleurs, une sortie TTL à l'état H peut se situer à 2,4 volts, alors qu'une entrée MOS à l'état H doit être à un potentiel de 3 à 3,5 volts (pour Vcc = 5 volts).

Pour résoudre ce problème, on relie la sortie TTL à l'alimentation à travers une résistance appelée «pull-up» («tirer vers le haut»).

Cela permet de relever le niveau de tension quand la sortie est à l'état H.

La figure 24 représente deux portes TTL et CMOS alimentées sous 5 volts, reliées selon ce principe de montage.

Une sortie MOS peut être reliée à une entrée TTL du type Schottky, faible puissance (74 LS) au TTL Low-Power (74 L).

Dans tous les autres cas, on peut recourir à des circuits MOS possédant une sortie bufférisée et fournissant un courant plus élevé.

Si les circuits MOS sont alimentés à partir d'une tension différente de 5 volts, il devient nécessaire d'intercaler un buffer entre la sortie CMOS et l'entrée TTL, ainsi qu'un buffer à collecteur ouvert entre la sortie TTL et l'entrée MOS (figure 25).

La figure 26 représente le schéma électrique d'un buffer TTL à collecteur ouvert.

La résistance extérieure est reliée à la sortie du circuit et à l'alimentation. Cette tension d'alimentation peut être supérieure à 5 volts.

Une porte à collecteur ouvert peut également commander directement un relais.

Un autre cas à considérer est celui de la figure 27 où un circuit MOS est alimenté entre - 5 volts et + 5 volts.

La broche du circuit MOS, généralement câblée à la masse, est dans le cas présent reliée à - 5 volts. Dans une telle situation, il est nécessaire d'intercaler entre la sortie TTL et l'entrée MOS un transistor MOS.

Quand la sortie TTL est au niveau H, le transistor conduit et l'entrée du circuit MOS est portée au niveau H (+ 5 volts). Si la sortie TTL est au niveau L (0 volt), le transistor se bloque et l'entrée MOS passe au potentiel - 5 volts.

Le fait d'alimenter la porte CMOS entre - 5 volts et + 5 volts permet d'avoir une vitesse de fonctionnement plus élevée qu'avec une alimentation de 5 volts.

Cette théorique est maintenant terminée. La prochaine traitera des convertisseurs analogique / numérique et numérique / analogique.

Cliquez ici pour la leçon suivante ou dans le sommaire prévu à cet effet.	Haut de page
Page précédente	Page suivante

Nombre de pages vues, à partir de cette date : le 15 JUILLET 2019