Sur cette ligne, plusieurs circuits de mémoire ne peuvent transmettre des données simultanément ; si plusieurs circuits cherchaient à le faire, il y aurait mélange des informations ce qui les rendraient inexploitables par le circuit récepteur. Par contre, plusieurs circuits de mémoire peuvent recevoir et utiliser les données transmises par un émetteur unique.

Voyons qu'elle est la technique utilisée pour parvenir à ce résultat. Nous supposerons pour la commodité de notre étude que nous voulons prélever avec un unique conducteur les niveaux fournis par deux inverseurs.

Si on réalisait simplement le raccordement en parallèle des deux sorties, comme on le voit dans la figure 4, en sortie on ne pourrait obtenir aucun signal utile. En effet, si la sortie de l'inverseur A est à 1, et la sortie de l'inverseur B à 0 par exemple, l'état sera 0 en TTL, et indéterminé mais généralement pris en compte comme un 1 (4 V pour une alimentation 5 V) en technologie MOS.

Nous avons vu dans la théorie digitale 11 comment un multiplexeur permet de transmettre des signaux issus de plusieurs sources à travers une seule ligne (figure 5).

Cependant, il existe des composants particuliers appelés TRI-STATE, avec lesquels il est possible d'obtenir le même résultat qu'avec un multiplexeur. Ces composants présentent la particularité de posséder outre un état bas et un état haut, un état dit "haute impédance".

La figure 6-a présente le symbole d'un circuit de ce type : il s'agit d'un buffer inverseur TRI-STATE qui, outre les classiques entrée et sortie, comporte une entrée de validation repérée dans la figure 6-a par la lettre E, initiale du mot anglais ENABLE qui signifie précisément valide.

Lorsque le niveau de l'entrée E est haut, le composant se comporte comme un inverseur normal, c'est-à-dire que sa sortie donne toujours un niveau complémentaire de celui qui est appliqué à son entrée.

Par contre, lorsque le niveau de E est bas, la sortie se met à l'état appelé "haute impédance".

Dans ces conditions, le circuit se comporte comme si sa sortie était connectée au point milieu d'un pont diviseur constitué de deux résistances de très fortes valeurs comme cela est représenté schématiquement à la figure 6-b.

En pratique, lorsque la sortie du buffer inverseur est à l'état "haute impédance", celle-ci est virtuellement isolée vis-à-vis de la masse et de la tension d'alimentation.

En utilisant des buffers inverseurs de type TRI-STATE, il est possible d'atteindre le but que nous nous étions fixés précédemment, à savoir, relier les deux sorties entre elles comme représenté figure 4 ; il suffit, en effet, que l'un des deux inverseurs se trouve à l'état "haute impédance" pour pouvoir lire le niveau disponible en sortie de l'autre inverseur TRI-STATE.

En procédant ainsi, les signaux délivrés par chacun des TRI-STATE ne peuvent se superposer ni s'influencer mutuellement (figure 7).

Du point de vue structure, un composant avec sortie trois états n'est pas plus complexe qu'un composant classique.

La figure 8 représente le schéma de principe du circuit permettant de transformer un circuit CMOS standard en un circuit de type TRI-STATE.

Comme nous pouvons le voir, il comprend simplement deux transistors MOS reliés en série aux deux bornes d'alimentation (plus et masse).

Lorsque l'entrée de validation E est portée au niveau bas, les deux transistors MOS sont bloqués. Ils se comportent alors comme des résistances de valeurs extrêmement élevées (ROFF = 10¹² MW) et le circuit CMOS se trouve en conséquence isolé de l'alimentation et donc isolé des autres circuits.

On trouve dans le commerce, outre les buffers précités, des portes, des bascules, des registres, des décodeurs et des multiplexeurs possédant un troisième état haute impédance.

Dans la figure 9, on peut voir le schéma de principe d'un inverseur TRI-STATE de type CMOS.

Pour les composants de technologie T.T.L., la configuration des TRI-STATE est différente de celle des circuits MOS.

La figure 10 représente le schéma électrique d'une porte NAND T.T.L. TRI-STATE.

La partie du circuit marquée en couleur bleue est celle qui, ajoutée au circuit de la porte NAND classique, la transforme en porte à trois états.

Lorsque l'entrée de validation E se trouve au niveau haut, la sortie de la porte se met à l'état haute impédance, tandis que lorsque E est au niveau bas, elle fonctionne normalement.

Il est très facile avec des TRI-STATE de constituer des circuits autour de lignes bus, il suffit en effet, que tous les circuits ayant accès au bus soient de type TRI-STATE.

En les validant au bon moment, on fait en sorte qu'un seul transmette à la fois et que les autres circuits soient à l'état "haute impédance" (figure 11).

Si par contre, les composants utilisés ne sont pas de type TRI-STATE, il est nécessaire d'interposer entre-eux et le bus, des buffers de type TRI-STATE.

1. 1. - BUFFER BIDIRECTIONNEL

Lorsque la sortie d'un circuit doit commander un nombre élevé d'autres circuits, la puissance utile du signal de commande peut être insuffisante pour garantir une transmission correcte des données. Ce problème peut se résoudre en intercalant entre la sortie du circuit de commande et les entrées des circuits commandés un buffer qui permet d'amplifier la puissance du signal de commande.

Dans le cas où le buffer est relié au bus, on appelle ce circuit "circuit de pilotage de bus" ou en anglais "BUS DRIVER" (figure 12).

Cependant, il arrive aussi qu'un circuit transmettant des données doit également en recevoir, comme nous l'avons vu précédemment dans l'exemple de la figure 3.

Il est donc nécessaire que le "driver de bus" autorise le passage de l'information dans les deux sens. On utilise alors des composants contenant deux buffers de type TRI-STATE reliés comme indiqué figure 13-a.

Lorsque l'entrée D (initiale de direction) est à un niveau bas, le premier buffer est validé et le second est "haute impédance", le signal peut alors être acheminé dans la direction de haut en bas.

Lorsque par contre l'entrée D est à un niveau haut, la situation s'inverse : le buffer 1 est "haute impédance", et le buffer 2 est validé ; le signal peut être acheminé de bas en haut.

En raison de cette caractéristique, on appelle ce type de buffer : "buffer bidirectionnel" ou "driver de bus bidirectionnel" ou encore "transceiver", terme formé par la contraction de l'expression anglaise : transmitter-receiver (émetteur-récepteur).

On utilise quelquefois pour ce circuit le symbole graphique représenté figure 13-b.

Après cette explication théorique, vous pouvez préparer le matériel et effectuer le premier exercice au cours duquel vous allez vérifier pratiquement le fonctionnement du buffer bidirectionnel TRI-STATE.

Cliquez ici pour la leçon suivante ou dans le sommaire prévu à cet effet.	Haut de page
Page précédente	Page suivante

Nombre de pages vues, à partir de cette date : le 15 JUILLET 2019