Si nous relions le circuit indicateur à LED à la sortie de la troisième bascule, la temporisation obtenue est de deux périodes et d'une période d'horloge s'il est relié à la sortie de la seconde bascule.

Nous pouvons jouer également sur la fréquence des impulsions d'horloge pour faire varier la temporisation.

En résumé, en jouant sur le nombre de bascules et sur la fréquence du signal d'horloge, il est possible d'obtenir une temporisation de n'importe quelle durée.

1. 3. - REGISTRE A DÉCALAGE UTILISÉ COMME CIRCUIT DE RETARD

Dans l'exemple que nous venons d'examiner, l'interrupteur est commuté à la tension positive au début de l'expérience et reste dans cette position jusqu'à la fin de celle-ci.

Après quatre impulsions d'horloge, la sortie passe ainsi au niveau H.

Mais rien n'interdit de commuter l'interrupteur entre une impulsion d'horloge et la suivante.

Dans ce cas, la sortie du circuit suit fidèlement ces commutations, mais avec un retard de trois périodes d'horloge correspondant à quatre transitions actives du signal d'horloge.

La figure 5 montre le chronogramme des signaux D1, Q4 et CLOCK en fonction du temps.

Il apparaît clairement que l'information présente en D1 se retrouve en Q4 après quatre impulsions d'horloge.

Le registre examiné est le plus simple des circuits à décalage.

Il est appelé registre à décalage avec entrée série et sortie série ou plus simplement registre série-série.

Ce nom vient du fait que les informations relatives à l'état de l'interrupteur, sont présentées à l'entrée du circuit séquentiellement l'une après l'autre, c'est-à-dire en série. L'entrée D1 constitue l'entrée série du registre.

De la même façon, elles se présentent à la sortie l'une après l'autre, donc en série. La sortie Q4 constitue la sortie série du registre.

2. - REGISTRE A ENTRÉE SÉRIE ET SORTIES PARALLÈLES

2. 1. - FONCTIONNEMENT

Si nous supprimons le circuit indicateur à LED et l'interrupteur d'entrée du circuit de la figure 3, il ne reste que le registre à décalage série-série proprement dit dont nous avons vu deux applications.

Nous allons à présent en analyser une troisième, dans laquelle le registre à décalage est utilisé comme circuit de retard et de déphasage d'un signal rectangulaire.

Pour cela, il convient de modifier le circuit comme illustré à la figure 6, c'est-à-dire ajouter trois autres sorties intermédiaires en correspondance avec les sorties de chaque bascule.

Nous appliquons à l'entrée D1 du circuit un signal rectangulaire de fréquence moins élevée que le signal d'horloge appliqué à l'entrée CLOCK.

Aux sorties Q1, Q2, Q3 et Q4 du registre apparaissent quatre signaux identiques entre eux mais retardés, c'est-à-dire déphasés l'un par rapport à l'autre d'un temps égal à la période du signal d'horloge (figure 7).

L'explication du chronogramme de la figure 7 est simple :

Le signal rectangulaire à l'entrée du circuit se propage d'une bascule à l'autre en se décalant d'une position à chaque impulsion d'horloge.

Ces signaux ainsi déphasés peuvent être utilisés pour produire des commandes répétitives. Nous obtenons donc une séquence de signaux qui peut servir à faire un automatisme dont nous allons analyser un exemple simple et concret.

2. 2. - APPLICATION A LA COMMANDE SÉQUENTIELLE DE LAMPES

Si comme dans l'exemple illustré figure 8, nous relions quatre lampes aux quatre sorties du registre, les lampes vont s'allumer séquentiellement.

En effet, à l'instant t1 (figure 7), la sortie Q1 passe au niveau H et donc la lampe L1 s'allume tandis que les autres lampes restent éteintes.

A l'instant t2, la sortie Q2 passe au niveau H et la lampe L2 s'allume (L1 demeurant allumée).

A l'instant t3, la sortie Q3 passe au niveau H et L3 s'allume (L1 et L2 également allumée).

A l'instant t4, deux changements se produisent : la sortie Q4 passe au niveau H et L4 s'allume, mais en même temps, la sortie Q1 repasse au niveau L et donc la lampe L1 s'éteint.

A l'instant t5, L2 s'éteint

A l'instant t6, L3 s'éteint.

Le cycle décrit de l'instant t1 à l'instant t6 se poursuit indéfiniment.

Nous pouvons imaginer des cycles plus compliqués en augmentant le nombre de bascules du registre.

Par exemple, à la place des lampes, nous pouvons supposer qu'il y ait les commandes d'une machine-outil et ceci afin de l'automatiser.

Le registre que nous venons d'examiner est un registre à entrée série et sorties parallèles ou plus simplement un registre série-parallèle.

Nous allons à présent analyser un registre intégré de ce type.

2. 3. - ANALYSE D'UN REGISTRE SÉRIE - PARALLÈLE INTÉGRÉ : LE 74164

Le circuit intégré 74164 est un registre à décalage à deux entrées séries et huit sorties parallèles ayant une entrée d'horloge (CK) et une entrée asynchrone de remise à zéro générale prioritaire (CLR).

Le brochage de ce circuit est donné à la figure 9, tandis que la figure 10 donne sa table de vérité.

NOTE :

Les appellations Q1n, Q2n, Q3n, etc... qui apparaissent dans la table de vérité du circuit intégré 74164 vous sont probablement inconnues. Ces appellations signifient simplement que la sortie considérée possède l'état que possédait la bascule précédente avant le coup d'horloge. Par exemple, dans la 3ème ligne de la table (lorsque A et B sont à 1),  nous lisons dans la colonne Q2 l'état Q1n, cela signifie donc que Q2 est à l'état où était Q1 avant le coup d'horloge qui a fait passer Q1 à 1.

3. - REGISTRE A ENTRÉES PARALLÈLES ET SORTIE SÉRIE

Les registres série-parallèle ou série-série permettent de décaler vers la droite des informations en les appliquant une à une sur l'entrée série.

Cela revient à dire que les données sont disponibles en série, soit sur un seul fil. Mais il peut se présenter le cas où plusieurs données sont disponibles simultanément.

Il faut donc pouvoir faire entrer ces données en même temps dans le registre ; ceci se réalise par l'intermédiaire de plusieurs entrées dites parallèles.

L'opération qui consiste à positionner chaque bascule du registre avec le niveau présent sur l'entrée parallèle correspondante se nomme le chargement (LOAD en anglais) du registre. Ce chargement peut se faire de façon asynchrone ou synchrone à l'aide d'une entrée de commande appelée SHIFT / LOAD.

Si le chargement est asynchrone, dès que l'entrée SHIFT / LOAD est activée, chaque sortie du registre recopie l'état présent sur son entrée parallèle.

Si par contre le chargement est synchrone, il faut en plus appliquer une impulsion d'horloge pour que chaque bascule du registre mémorise l'état précédent sur son entrée parallèle.

Si l'entrée SHIFT / LOAD n'est pas activée, le registre fonctionne en mode série-série.

3. 1. REGISTRE PARALLÈLE - SÉRIE A CHARGEMENT ASYNCHRONE

La figure 11 représente un registre parallèle-série 4 bits (parce qu'il comporte 4 étages) dont le chargement s'effectue de façon asynchrone.

Par rapport aux registres précédents, il apparaît un réseau combinatoire de portes logiques. Celles-ci agissent sur les entrées asynchrones CLEAR et PRESET de chaque bascule.

Le chargement du registre, opération qui consiste à positionner les sorties Q1, Q2, Q3 et Q4 avec les niveaux logiques présents sur les entrées parallèles E1, E2, E3 et E4, sera donc asynchrone.

Les deux modes de fonctionnement, décalage et chargement, sont différenciés par l'entrée de commande SHIFT / LOAD.

Suivant le niveau appliqué à cette entrée, le registre fonctionne en mode SHIFT, c'est-à-dire en mode décalage ou bien en mode LOAD, c'est-à-dire en mode chargement.

3. 1. 1. - EXAMEN DU MODE LOAD

Pour procéder au chargement (parallèle) du registre, il faut appliquer un niveau H à l'entrée SHIFT / LOAD.

En effet, les portes ET du réseau se trouvent validées et les entrées E1, E2, E3 et E4 agissent ainsi sur les entrées CLEAR et PRESET de chaque bascule.

Pour comprendre comment s'effectue le chargement asynchrone du registre, examinons l'action de l'entrée E1 sur la première bascule.

Puisque l'entrée SHIFT / LOAD est portée au niveau H, le niveau logique appliquée en E1 se retrouve sur l'entrée PRESET de la bascule, tandis que l'entrée CLEAR reçoit le niveau logique opposé à celui de E1.

Les entrées CLEAR et PRESET étant actives au niveau H, lorsque E1 est au niveau H, l'entrée PRESET devient active et la sortie Q1 de la bascule passe donc au niveau H.

Si par contre, l'entrée E1 est au niveau L, c'est l'entrée CLEAR qui devient active et donc la bascule se porte au niveau L.

En résumé, lorsque l'entrée SHIFT / LOAD est au niveau H, la sortie Q1 «recopie» l'entrée E1.

Il en va de même pour les autres sorties Q2, Q3 et Q4 qui recopient respectivement les entrées E2, E3 et E4.

Tant que nous sommes en phase de chargement, le signal d'horloge n'a aucune influence puisque l'une des deux entrées CLEAR ou PRESET est active, donc prioritaire.

3. 1. 2. - EXAMEN DU MODE SHIFT

Ramenons maintenant l'entrée SHIFT / LOAD au niveau L. Dès lors, les entrées CLEAR et PRESET deviennent inactives puisqu'elles se portent au niveau L indépendamment du niveau des entrées parallèles.

Le signal d'horloge devient prépondérant et le registre fonctionne en mode SHIFT.

A chaque impulsion d'horloge, la donnée présente en D1 se transfère en Q1, celle présente en Q1 se transfère en Q2 et ainsi de suite jusqu'à la sortie Q4.

Il est à noter que la donnée présente en Q4 est perdue à chaque impulsion d'horloge.

Les données présentes sur E1, E2, E3 et E4 peuvent varier, elles n'ont aucune influence sur le fonctionnement en mode décalage du registre.

En résumé, l'information sur 4 bits présente sur les entrées parallèles est chargée sur un niveau haut de l'entrée SHIFT / LOAD. En ramenant cette entrée au niveau L, l'information chargée se décale vers la droite d'un cran à chaque impulsion d'horloge.

Nous allons à présent analyser un registre intégré de ce type.

3. 1. 3. - ANALYSE D'UN REGISTRE PARALLÈLE - SÉRIE ASYNCHRONE INTÉGRÉ : LE 74165

Le circuit intégré 74165 est un registre à décalage 8 bits à une entrée série (ES) et une sortie (Q8). Il possède huit entrées parallèles (E1 à E8), une entrée de commande de décalage et chargement asynchrone (SHIFT / LOAD), une entrée d'horloge (CK) et une entrée d'inhibition (CK INHIBIT). Il est à noter que ces deux entrées CK et CK INHIBIT sont interchangeables.

Le brochage de ce circuit intégré est donné à la figure 12, tandis que la figure 13 donne sa table de vérité.

3. 2. - REGISTRE PARALLÈLE - SÉRIE A CHARGEMENT SYNCHRONE

Le registre précédent permettait de pré-positionner son contenu de façon asynchrone.

Nous allons voir à présent comment effectuer le chargement du registre de façon synchrone.

Pour obtenir ce résultat, il suffit de remplacer le réseau combinatoire de la figure 11 par un autre réseau agissant non plus sur les entrées asynchrones CLEAR et PRESET, mais sur les entrées synchrones D1, D2, D3 et D4 des bascules.

Chaque partie du réseau propre à une bascule comprend une entrée de commande correspondant à l'entrée SHIFT / LOAD, deux entrées de données et une sortie.

La figure 14 montre comment est structuré le registre parallèle-série avec chargement synchrone.

Chacune des parties du réseau combinatoire, repérées par les symboles RL1, RL2, RL3 et RL4 sur la figure 14, peut être assimilée à un aiguillage de données logiques.

Suivant le niveau de l'entrée de commande, le circuit «aiguillera» l'une ou l'autre des deux entrées vers la sortie. Autrement dit, la sortie «recopiera» l'une des deux entrées.

Analysons par exemple, le premier réseau combinatoire RL1 du montage de la figure 14, les trois autres étant strictement identiques au premier.

Supposons que lorsque l'entrée SHIFT / LOAD est à l'état 0, D1 = ES et que D1 = E1 lorsque l'entrée SHIFT / LOAD est à l'état 1 (l'inverse pouvant exister).

La table de vérité de la figure 15 illustre le fonctionnement du réseau RL1.

La première ligne de cette table indique pour SHIFT / LOAD = 0, la sortie D1 recopie l'entrée ES quel que soit l'état de E1.

La deuxième ligne indique que pour SHIFT / LOAD = 1, la sortie D1 recopie l'entrée E1 quel que soit l'état de ES.

Ces deux lignes permettent de trouver l'équation de D1 suivante :

Cette équation peut également s'écrire sous la forme :

Cette nouvelle forme de l'équation de D1 nous permet de la simplifier selon le théorème de DE MORGAN dans le but de réaliser le réseau RL1 à l'aide de portes NAND. Nous obtenons ainsi :

Nous aboutissons ainsi au schéma de la figure 16.

3. 2. 1. - EXAMEN DU MODE LOAD

Si l'entrée SHIFT / LOAD est à l'état 1, la sortie de chaque réseau est au même niveau logique que l'entrée parallèle correspondante.

Autrement dit, D1 = E1, D2 = E2, D3 = E3 et  D4 = E4.

Nous pouvons dire que les quatre entrées E1, E2, E3 et E4 sont aiguillées respectivement vers les entrées D1, D2, D3 et D4 des bascules.

Le registre est alors prêt à être chargé avec les niveaux présents sur les entrées parallèles.

Il suffit d'envoyer une impulsion d'horloge sur l'entrée CLOCK pour que Q1 = E1, Q2 = E2, Q3 = E3 et Q4 = E4.

Le chargement du registre est donc bien synchrone.

Nous obtenons le schéma équivalent de la figure 17.

3. 2. 2. - EXAMEN DU MODE SHIFT

Si l'entrée SHIFT / LOAD est à l'état 0, le registre fonctionne en mode SHIFT ou décalage.

En effet, l'entrée ES se trouve reliée à travers le premier réseau à l'entrée D1 de la première bascule.

De même, les sorties Q1, Q2 et Q3 sont «reliées» respectivement aux entrèes D2, D3 et D4 au travers des deuxième, troisième et quatrième réseaux.

Nous pouvons dire que D1 = ES, D2 = Q1, D3 = Q2 et D4 = Q3.

La figure 18 montre le schéma équivalent du registre en mode SHIFT.

A chaque impulsion d'horloge, le contenu du registre est décalé d'un pas vers la droite.

La donnée présente en ES est mémorisée en Q1, tandis que la donnée présente en Q4 est perdue.

En combinant les deux modes de fonctionnement du registre, nous pouvons, dans un premier temps, charger celui-ci avec une information, puis dans un second temps, décaler celle-ci d'un ou plusieurs pas vers la droite.

Nous allons à présent analyser un registre intégré de ce type.

3. 2. 3. - ANALYSE D'UN REGISTRE PARALLÈLE - SÉRIE SYNCHRONE INTÉGRÉ : LE 74166

Le circuit intégré 74166 est un registre à décalage 8 bits à une entrée série (ES) et une sortie série (Q8). Il possède huit entrées parallèles (E1 à E8), une entrée asynchrone de remise à zéro générale prioritaire (CLR), une entrée de commande de décalage et chargement synchrone (SHIFT / LOAD), une entrée d'horloge (CK) et une entrée d'inhibition d'horloge (CK INHIBIT), ces deux entrées étant interchangeables.

Le brochage de ce circuit est donné à la figure 19, tandis que la figure 20 donne sa table de vérité.

NOTE :

Contrairement à l'exemple choisi pour nos explications théoriques, il faut noter que le circuit intégré 74 166 est en mode LOAD lorsque son entrée de commande SHIFT / LOAD est à l'état 0, et en mode SHIFT lorsque cette même entrée est à l'état 1.

Cliquez ici pour la leçon suivante ou dans le sommaire prévu à cet effet.	Haut de page
Page précédente	Page suivante

Nombre de pages vues, à partir de cette date : le 15 JUILLET 2019