Mémoires
RAM (Random Access Memories)
Mémoires Électroniques RAM et Dynamiques :
2. - MÉMOIRES ÉLECTRONIQUES RAM ET DYNAMIQUES
2. 1. - DISPOSITIFS DE MÉMOIRE
La figure 16 montre un interrupteur utilisé comme élément de mémoire. Le levier de cet interrupteur peut se trouver dans deux positions distinctes : orienté vers le haut ou vers le bas.
A la première position est associée une lampe allumée et à la seconde la même lampe éteinte. De plus, à levier en haut et lampe allumée, on fait correspondre le niveau logique 1, tandis qu'à levier bas et lampe éteinte, on fait correspondre le niveau logique 0. Grâce à cette convention, le dispositif devient une cellule de mémoire à deux états, ou binaire.
La cellule de mémoire, en général, est donc un circuit ou une partie de circuit qui peut emmagasiner un seul bit d'information : 0 ou 1, comme représenté figure 17.
La bascule est l'équivalent électronique de l'interrupteur dont nous venons de parler. Plusieurs bascules reliées de façon appropriée, constituent un registre, c'est-à-dire une mémoire électronique, non plus élémentaire mais capable de contenir une succession de bits appelée séquence.
Les séquences de bits, stockées dans les registres, peuvent avoir une longueur maximale égale au nombre d'étages de chaque registre : huit, seize, trente-deux bits. Ces séquences sont appelées mots.
On peut donc définir le registre comme étant un circuit de mémoire capable de mémoriser un mot.
Dans les leçons précédentes, vous avez pu examiner les registres à décalage ou «shift register».
Nous avons vu qu'il y a des registres à décalage avec entrées en série ou en parallèle et des sorties en série ou en parallèle.
A la figure 18 est représenté le schéma d'un registre avec entrées et sorties en parallèle. Souvent, il n'est pas nécessaire d'indiquer dans les détails comment est conçu le registre ; il suffit de le dessiner sous forme d'un ensemble de cases adjacentes en même nombre que celui des cellules de mémoires réservées à chaque bit.
Les flèches qui représentent le flux de bits relatifs aux entrées et aux sorties sont en même nombre que les cellules.
Parfois, pour représenter le flux total de bits en entrée et en sortie, en parallèle, on utilise une grande flèche unique et le symbole du registre se résume à un seul rectangle.
Dans ce cas, le nombre de cellules de mémoires est indiqué en nombre de bits (registre de N bits) comme vous pouvez le voir sur la figure 19.
2. 2. - MÉMOIRES RAM (RANDOM ACCESS MEMORIES) OU EN FRANÇAIS,
MÉMOIRE À ACCÈS ALÉATOIRE
Une mémoire RAM est formée de nombreuses cellules disposées en rangées et colonnes, comme les compartiments d'un casier de boîte postale (figure 20).
Chaque cellule peut être identifiée en utilisant un numéro de colonne et un numéro de rangée, tout comme on le fait lorsque l'on joue à la bataille navale.
Le terme «accès aléatoire», qualifiant ce type de mémoire, signifie que l'on peut accéder à chaque case mémoire sans respecter un ordre préétabli mais au hasard des besoins et des choix.
La cellule élémentaire d'une mémoire électronique est essentiellement constituée d'une bascule dotée d'un réseau combinatoire extérieur tel qu'il permette l'enregistrement et la lecture des données (figure 21).
En observant le symbole graphique et le schéma logique, on peut voir trois entrées et une sortie : une entrée pour les données (DIN), une autre pour prédisposer la mémoire à l'écriture (W) et une troisième pour la prédisposer à la lecture (R) ; la sortie est repérée par le symbole DOUT. Les données 0 ou 1 sont écrites dans la bascule lorsque l'entrée W est haute, car ainsi leur passage en mémoire à travers la porte A est validé. Le symbole W est l'initiale de «Write» qui signifie écrire.
Si par contre, l'entrée W est au niveau L, la porte A est bloquée et la porte B passante. De cette façon, la sortie Q est reliée à l'entrée D de la bascule. De ce fait, chaque fois qu'une impulsion d'horloge arrive, le contenu de la bascule ne se perd pas car il est réinscrit à travers l'entrée D.
La donnée présente sur Q est lue lorsque l'entrée R est au niveau haut, ce qui valide la porte C et permet au niveau disponible en Q de s'afficher sur la sortie DOUT. La lettre R est l'initiale de «Read» qui signifie lire.
Le réseau combinatoire de portes qui environne la bascule permet de superposer les opérations de lecture et d'écriture même si cela ne se fait pas habituellement, car en règle générale, les deux opérations sont effectuées séparément.
Afin de différencier les deux opérations, on peut utiliser un inverseur tel que celui représenté figure 22.
De cette façon, on obtient une borne R / W (Read / Write) qui autorisera l'écriture lorsqu'elle sera à 0 et la lecture lorsqu'elle sera à 1.
Une seule cellule mémoire présenterait peu d'intérêt. Il convient donc de mettre ensemble plusieurs cellules de manière à obtenir des capacités plus grandes.
On pourrait les regrouper l'une à côté de l'autre en maintenant les entrées et les sorties séparées. Ainsi, il serait possible d'accéder immédiatement à chaque cellule en toute liberté comme ont le fait pour les mémoires à accès aléatoires, mais cela multiplierait aussi le nombre de bornes d'entrées et de sorties.
Afin de réduire le nombre de pattes du circuit intégré, on modifie la cellule élémentaire de mémoire comme indiqué figure 23.
Le fonctionnement du nouveau circuit est simple. Lorsque E est au niveau L, le signal de sortie DOUT ne réussit pas à passer à travers la porte ET, donc on ne peut ni lire ni écrire parce qu'avec E au niveau L, la sortie de l'inverseur est au niveau H et l'entrée R / W est au niveau H. La commande R / W sert donc à valider la lecture ou l'écriture.
A partir de cellules de ce type, il est possible de réaliser des mémoires très grandes. A la figure 24 est représenté le schéma d'une mémoire de faible capacité, de quatre mots de deux bits.
Cela signifie qu'il y a huit bits regroupés deux à deux en quatre groupes et qu'il est possible de lire simultanément deux bits.
Le fonctionnement de l'ensemble est le suivant : toutes les entrées d'une colonne de bascules sont reliées ensemble à l'une des deux entrées de la mémoire, D1 ou D0, tandis que toutes leurs sorties sont reliées ensemble à travers des OU successifs à S1 ou S0. Seule la bascule validée par son entrée E, peut délivrer à l'entrée du OU un 1 qui, les OU se trouvant en cascade, apparaîtra sur la sortie considérée, S0 ou S1.
Les entrées A1 et A0 d'adresse sélectionnent, grâce à un décodeur, la rangée dans laquelle il faut lire ou écrire.
Lorsque par exemple A1 et A0 sont à l'état 0 0, la sortie Q0 du décodeur passe au niveau haut, ce qui valide les deux bascules de la rangée 0 au moyen de la commande E.
Le terme «adresse» utilisé précédemment définit la position de la case mémoire à l'intérieur de celle-ci ; dans notre cas, l'adresse définit une rangée où se trouve un mot de deux bits.
Il existe des mémoires où l'adresse ne définit la position que d'un seul bit ; dans ce cas, il est nécessaire que l'adresse indique également la colonne ; donc, outre le décodeur qui sélectionne les rangées, il est alors nécessaire de disposer d'un décodeur de colonnes. De plus, chaque cellule, nonobstant une entrée de validation pour la rangée, disposera d'une entrée de validation pour la colonne. Lorsque les deux seront actives, on pourra alors lire ou écrire.
A la figure 25 est donné un exemple de mémoire à 64 cellules ou bits, chacune étant accessible individuellement.
Ici, on lit ou on écrit un seul bit à la fois. Il est donc nécessaire de disposer d'une adresse à six chiffres ; en effet, puisqu'il y a 64 cellules, 64 combinaisons différentes sont nécessaires et il faut six chiffres (26 = 64) pour obtenir ce nombre de combinaisons.
Les trois premiers bits de l'adresse, de A0 à A2, repèrent la colonne ; les trois autres bits de A3 à A5 indiquent la rangée ou ligne horizontale.
L'adresse complète est donc formée de la manière suivante :
Cette adresse désigne la cellule située sur la rangée 0 1 0 c'est-à-dire la rangée n° 2 (la troisième en partant du haut) et dans la colonne 1 1 0 c'est-à-dire la colonne 6 (la septième en partant de la gauche).
Les cellules sont représentées par un petit carré. Pour des raisons d'espace, les différentes entrées et les différentes sorties n'y sont pas indiquées, par contre elles le sont figure 26.
Le schéma de la mémoire de la figure 26, bien que très simplifié, est encore assez complexe ; on peut facilement imaginer que lorsque la capacité de la mémoire augmente, la complexité du dessin augmente aussi !
Pour représenter une mémoire, on utilise donc habituellement des schémas synoptiques encore plus synthétiques, comme celui de la figure 27 où toutes les cellules ne sont pas représentées une à une mais remplacées par un rectangle (il s'agit de 32 rangées et de 32 colonnes, soit 1 024 cellules qu'il aurait sinon fallu représenter).
En observant ce schéma, on peut remarquer tout d'abord la présence d'une entrée supplémentaire CE, acronyme de «Chip Enable» qui signifie «sélection de boîtier». Cette entrée, comme nous l'avons vu dans certains cas, sert lorsque l'on utilise plusieurs boîtiers pour réaliser ou sélectionner une mémoire ou une autre mémoire s'il y avait plusieurs mémoires en question.
On peut remarquer ensuite la présence du BUFFER I / O ou BUFFER d'entrée / sortie. Comme on le voit, le BUFFER est un circuit tampon, ici entre les cellules mémoires et les circuits externes.
Les lettres I / O sont très importantes car on les rencontre très souvent surtout dans les microprocesseurs, elles signifient INPUT / OUTPUT ou Entrée / Sortie.
Jusqu'ici, nous avons vu des mémoires à entrées et sorties différenciées, mais en pratique elles sont confondues afin d'économiser les broches.
La structure interne des mémoires le permet, en effet, ces mémoires sont conçues pour que l'entrée ne perturbe pas la sortie et vice versa.
 Cliquez ici pour la leçon suivante ou dans le sommaire prévu à cet effet. |
 Haut de page |
|
Page précédente |
 Page suivante |
Nombre de pages vues, à partir de cette date : le 15 JUILLET 2019
Envoyez un courrier électronique à Administrateur Web Société pour toute question ou remarque concernant ce site Web.
Version du site : 10. 4. 12 - Site optimisation 1280 x 1024 pixels - Faculté de Nanterre - Dernière modification : 02 Septembre 2016.
Ce site Web a été Créé le, 14 Mars 1999 et ayant Rénové, en Septembre 2016.