Évolution des Mémoires RAM - Mémoires RAM Dynamiques - Mémoires Volatiles et non Volatiles :
2. 3. - CHRONOGRAMMES
Pour faire fonctionner une mémoire,
il faut réunir certaines conditions.
2. 3. 1. - LECTURE EN MÉMOIRE
Pour lire dans une mémoire, il faut
présenter l'adresse de la donnée que l'on veut lire, mettre l'entrée de
lecture / écriture (R / )
à l'état actif (généralement «1») et sélectionner
le boîtier de la mémoire en appliquant sur les entrées de sélection un
niveau actif.
Ces conditions sont décrites par le
chronogramme de la figure 28.
Dans ce chronogramme et le suivant,
les parties hachurées indiquent que l'état des entrées concernées peut
varier.
Le niveau de la sortie donnée représenté
à mi chemin de l'état 1 et de l'état 0
indique qu'elle est à l'état «haute
impédance».
L'état «haute impédance»
correspond au cas où le circuit de sortie est déconnecté. Cette déconnection
est réalisée grâce à des circuits «TRI-STATE»
qui seront examinés dans la Pratique Digitale 12.
On constate qu'il faut un certain
temps appelé temps d'accès pour que la donnée disponible en sortie soit validée
après que les entrées d'adresse, de lecture / écriture et de sélection aient
été activées.
Lorsque les entrées de sélection
sont activées, les bus de données ne sont plus dans l'état «haute impédance»,
mais ne donnent pas pour autant la donnée correspondante à l'adresse désirée.
En effet, le temps de propagation de
l'état des entrées d'adresse et de lecture / écriture est plus grand que
celui des entrées de sélection.
2. 3. 2. - ÉCRITURE EN MÉMOIRE
Pour écrire dans une mémoire, il
faut procéder de façon analogue à celle utilisée lors de la lecture.
Tout d'abord, on présente l'adresse
de la donnée que l'on veut mémoriser, on soumet l'entrée de lecture / écriture
à l'état actif (généralement 0), on sélectionne
le boîtier de la mémoire en activant les entrées de sélection et enfin on
applique sur les bus de données la valeur à mémoriser pendant un temps au
moins égal au temps d'accès de la mémoire. Ces différentes opérations sont
représentées dans le chronogramme de la figure 29.
Dans une mémoire
RAM
statique, chaque bit d'information est mémorisé dans une bascule à
transistors qui nécessite au moins deux transistors. En réalité, pour que
cette bascule soit adressable, le schéma de chaque cellule mémoire se
complique un peu et se présente sous la forme indiquée figure 30.
Les transistors T3,
T4, T5 et T6 forment la bascule ;
le transistor T1 sert à sélectionner la mémoire
pour y écrire une donnée, alors que le transistor T2
sert à sélectionner la cellule pour lire son contenu.
Ce ne sont donc pas deux mais six
transistors qui sont nécessaires pour stocker un bit. Les constructeurs ont
alors pensé à réduire le nombre de transistors d'une cellule mémoire de façon
à pouvoir en intégrer un plus grand nombre sur une même surface. Ils ont
alors imaginé les RAM
dynamiques.
Dans celles-ci, l'information n'est
plus stockée sous forme d'état d'une bascule mais est emmagasinée dans un
condensateur.
Les mémoires dynamiques stockent
les informations (ou bits) sous la forme de charges électriques appliquées à
de petits condensateurs intégrés. Ces condensateurs ont des capacités de
l'ordre de 50 femtofarads soit
50
x 10-15 farads.
A un condensateur chargé correspond
la valeur logique 1. A un condensateur déchargé
correspond la valeur logique 0. Sa charge
peut être de l'ordre de 500 femtocoulombs,
charge correspondant à une tension de 10 volts
à ses bornes.
Bien que cette valeur de charge
puisse sembler faible, elle correspond tout de même à trois millions d'électrons
et l'on peut considérer qu'une charge mille fois moindre permettrait encore une
mémorisation fiable.
Le schéma d'une cellule élémentaire
de RAM dynamique
se résume à celui représenté
figure 31-a.
Elle est constituée d'un transistor
MOS et du condensateur de mémorisation C
qui est en réalité la capacité parasite GRILLE-SUBSTRAT
du transistor. La résistance R en série
dans le circuit drain est en réalité constituée par un second transistor MOS
dont la grille et la source sont reliées comme le montre la figure 31-b.
Une cellule de mémoire
RAM
dynamique nécessite donc en réalité deux transistors, soit trois
fois moins qu'une cellule de mémoire RAM statique.
Cette simplicité permet d'atteindre des densités d'intégration assez élevées
sur les surfaces restreintes. A l'heure actuelle, la plupart des constructeurs
proposent des RAM dynamiques de 256 kilobits.
Cette diminution du nombre de transistors par cellule mémoire réduit d'autant
la consommation et augmente la rapidité, ce qui constitue deux avantages non négligeables.
Par contre, l'inconvénient majeur
de ces mémoires est que si on les abandonne après leur chargement, les
condensateurs se déchargent en quelques millièmes de secondes et les
informations sont perdues.
Il est donc nécessaire d'opérer un
rafraîchissement
des mémoires dynamiques
de façon périodique pour conserver les données aussi longtemps que
l'alimentation est branchée.
Le rafraîchissement des cellules de
mémoire s'effectue habituellement toutes les une ou deux millisecondes, c'est-à-dire
500
ou 1 000 fois
par seconde. Il consiste à recharger chaque condensateur
individuellement avant qu'il ne soit complètement déchargé. Bien évidemment,
les condensateurs qui correspondent à une valeur logique 0
et qui sont déchargés au départ, ne doivent pas être chargés lors des rafraîchissements.
Ce processus nécessite un signal périodique
qui peut être fourni soit par un générateur d'horloge, soit par le signal de
lecture lui-même à condition qu'il soit répété régulièrement.
Ainsi, dans les mémoires
dynamiques, il existe toujours une porte utilisée pour générer les signaux
internes de commande nécessaire à la régénération des données.
La figure 32 donne le schéma
synoptique d'une mémoire dynamique de
64 bits.
Examinons de plus près, à l'aide
de la figure 33, le principe de fonctionnement du circuit de rafraîchissement.
Considérons la cellule mémoire sélectionnée
par la rangée et la colonne correspondant à l'adresse choisie (en gras figure
33). Les données transitent par la liaison correspondant à la colonne sélectionnée
sur laquelle est relié un amplificateur de seuil.
Lorsqu'il s'agit d'écrire dans la mémoire, les
inverseurs ,
et
sont sur la position «a» et la donnée
arrive à la cellule mémoire, chargeant le condensateur s'il s'agit d'un 1
logique et le déchargeant si c'est un 0 logique.
Lorsqu'il s'agit de lire le contenu de la mémoire,
les inverseurs ,
et
sont sur la position «b» et la charge du
condensateur de la cellule mémoire sélectionnée est appliquée à l'entrée
d'un amplificateur de seuil. Suivant le niveau haut ou bas appliqué sur son
entrée, cet amplificateur bascule dans un état haut ou bas et délivre ainsi
sur la sortie le bit mémorisé.
Aussitôt après cette lecture,
l'inverseur repasse
sur la position «a» et l'état haut ou bas
de la sortie de l'amplificateur sert à recharger éventuellement (dans le cas
de l'état haut) le condensateur de la cellule mémoire.
Lors d'un cycle de rafraîchissement,
chaque cellule est ainsi lue et rechargée aussitôt. Pour
accélérer le processus, un amplificateur est relié à chaque colonne et
toutes les colonnes sont rafraîchies simultanément: l'opération
de rafraîchissement d'une mémoire complète consiste donc à lire séquentiellement
en une ou deux millisecondes toutes les lignes de la mémoire.
2. 6. - RAPIDITÉ DES MÉMOIRES
Nous avons vu précédemment que les
mémoires dynamiques MOS étaient plus
rapides que les mémoires statiques réalisées avec la même technologie.
Voyons ce que cela signifie concrètement.
Une mémoire est considérée comme
plus ou moins rapide selon le temps plus ou moins long nécessaire à la lecture
du contenu d'une adresse.
Plus précisément, cette rapidité
de la mémoire est fonction du temps d'accès
et du temps de cycle de lecture.
Le temps d'accès est le temps qui
s'écoule entre l'instant où la mémoire reçoit un ordre de lecture et
l'instant où celle-ci fournit en sortie la donnée contenue à l'adresse indiquée.
Les mémoires MOS
ont un temps d'accès de l'ordre de 100
à
200 nanosecondes, par contre pour les mémoires bipolaires, ce temps
est réduit à quelques dizaines de
nanosecondes.
Le temps de cycle de lecture est égal
au temps d'accès, plus un certain temps nécessaire à la mémoire pour se préparer
à recevoir la demande suivante.
En effet, dans les mémoires
dynamiques, lorsqu'une donnée vient d'être lue, elle doit être réécrite
aussitôt à la même adresse sous peine d'être perdue.
Cette procédure n'existe pas dans
les mémoires statiques qui ne perdent pas le contenu d'une adresse pendant la lecture.
2. 7. - MÉMOIRES PSEUDO - STATIQUES
Malgré les avantages évoqués précédemment
(moindre coût, moindre consommation, plus grande capacité mémoire), les mémoires
RAM dynamiques ont quand même l'inconvénient de nécessiter des signaux de régénération,
ce qui complique le circuit de commande extérieur.
Pour supprimer ce défaut, certains
constructeurs ont pensé à incorporer complètement les circuits de rafraîchissement
dans le boîtier des mémoires. Ainsi, vues de l'extérieur, ces mémoires sont
tout à fait analogues à des mémoires RAM statiques : elles ne
comportent plus d'entrée pour le signal d'horloge et ne réclament plus aucune
précaution d'emploi concernant la régénération.
Pour cette raison, ces mémoires
sont dites pseudo-statiques. Ce type de boîtier a tendance à se répandre de
plus en plus, surtout dans les systèmes à microprocesseurs. Bien des mémoires
de forte capacité (à partir de 8 kilooctets) baptisées statiques par les
constructeurs sont en réalité des mémoires de type pseudo-statique.
Toutes les mémoires électroniques
décrites jusqu'à présent sont des mémoires
volatiles, c'est-à-dire qu'elles perdent leur contenu dès que l'on
débranche l'alimentation.
Lorsque celle-ci est rétablie, les
bascules constituant les mémoires statiques se mettent dans un état quelconque
et imprévisible alors que les condensateurs des mémoires dynamiques sont
souvent déchargés bien que des impulsions parasites puissent parfois les
charger de façon aléatoire.
Dans certains cas, on a besoin de
conserver les informations contenues dans les mémoires même lorsque la tension
d'alimentation disparaît.
Avec les mémoires RAM,
la seule solution est d'utiliser une petite batterie tampon qui entre en service
lorsque l'alimentation principale est coupée.
Cela est possible avec des mémoires
CMOS qui consomment très peu. D'autre part,
les progrès réalisés dans la capacité des accumulateurs font que des
batteries de petites dimensions sont maintenant en mesure d'alimenter pendant
des semaines des mémoires CMOS de 4
kilooctets.
L'emploi de ce type de batterie est
assez fréquent dans les appareils portatifs ainsi que dans les systèmes
industriels.
En effet, dans ceux-ci, une
interruption intempestive de la tension secteur (de quelques millisecondes ou de
plusieurs heures, comme il s'en produit de temps en temps lors de pannes)
provoquerait sans cela une perte immédiate des données.
Le coût du rechargement des mémoires
avant redémarrage du système est tel qu'il est plus rentable d'y adjoindre préventivement
une batterie de sauvegarde.
Malgré tout, cette méthode ne résout
pas tous les problèmes et dans de nombreux cas, on a besoin de mémoires
contenant des informations enregistrées de façon permanente.
Un exemple simple est celui des
programmes de commande d'une calculatrice de poche qui sont stockés dans des mémoires
permanentes dites non volatiles.
Leur contenu est introduit une fois
pour toutes au cours de la fabrication.
Contrairement aux mémoires
RAM
qui permettraient l'écriture et la lecture d'informations, ces dernières
sont donc des mémoires à lecture seule d'où leur nom de ROM
(de l'anglais Read Only Memory = Mémoire à lecture
seule). Ces mémoires ROM seront
examinées au chapitre 3.
2. 9. - COMPARAISON DE DIFFÉRENTES MÉMOIRES RAM
Fig. 34. - Caractéristiques
comparées de quelques mémoires RAM.
Type
Technologie
Mots de
Capacité en Kbits
Temps d'accès en ns
Consommation en mW
Remarques
RAM dynamique
MOS N MOS
1, 4, 8 bits
16 à 256
100 à 350
30 à 40
Ces mémoires
doivent être rafraîchies toutes les 3 ms pour conserver leur contenu
RAM statique
MOS N MOS
1, 4, 8 bits
4 à 64
150 à 400
150 à 600
Densité plus
faible que les RAM dynamiques. Généralement 2 transistors par cellule
RAM statique
CMOS
1, 4, 8 bits
0,256 à 64
100 à 600
20 à 100
Faible
consommation. Peut être rendu non volatile grâce à une pile
RAM statique
ECL
1, 4, 8 bits
0,256 à 4
10 à 45
400 à 1 000
Temps d'accès
faible mais capacité (max. 4 Kbits) et consommation élevée
RAM statique
Bipolaire TTL
1 ou 4 bits
64 bits à 4 Kbits
33 à 50
175 à 500
Chaque cellule est une bascule bistable
2. 10. - EXEMPLE DE MÉMOIRE RAM
La figure 35-a montre le brochage
d'une mémoire RAM statique de type
4016
de Texas Instruments de 2K mots de
1
octet. La figure 35-b montre son schéma synoptique.
Évolution des Mémoires RAM
)
à l'état actif (généralement «1») et sélectionner
le boîtier de la mémoire en appliquant sur les entrées de sélection un
niveau actif.
Lorsqu'il s'agit d'écrire dans la mémoire, les
inverseurs 
,
et 
sont sur la position «a» et la donnée
arrive à la cellule mémoire, chargeant le condensateur s'il s'agit d'un 1
logique et le déchargeant si c'est un 0 logique.
Cliquez ici pour la leçon suivante ou dans le sommaire prévu à cet effet.
Haut de page
Page suivante