Mise à jour le, 02/01/2020
Visiteurs
N°
Accueil |
Sommaires |
Micro-ordinateurs |
Physique |
Technologies |
Formulaires Mathématiques |
Accès à tous nos Produits |
Aperçu de tous nos Produits |
Nos Leçons aux Formats PDF |
Informatique |
Forums |
Divers et autres |
Exemple de Mémoire ROM | Bas de page |
Mémoires Mortes "ROM" - Exemple de Mémoire ROM :
3. - MÉMOIRES MORTES (ROM)
Les mémoires ROM (Read Only Memories), ce qui signifie mémoire à lecture possible uniquement, sont également appelées mémoires mortes. Leur principale caractéristique est d'être non volatile.
La cellule élémentaire d'une ROM peut être obtenue à partir d'une cellule de mémoire dynamique en substituant au condensateur un circuit ouvert ou une liaison à la masse. Il en résulte ainsi soit l'état 0, soit l'état 1.
La figure 36 représente une mémoire morte à 16 bits.
Chaque cellule de mémoire est formée par une diode et par un interrupteur qui est soit ouvert, soit fermé.
Un interrupteur fermé mettra donc en contact électrique une rangée avec la colonne à laquelle il est raccordé, à condition bien évidemment que la diode qui lui est associée soit passante. Celle-ci sera conductrice si son anode est positive, ce qui nécessite la présence d'un niveau 1 à la sortie du buffer d'entrée, niveau donné par le décodeur dont la sortie sera 1 (décodeur à sorties actives à 1) pour l'adresse décodée. Un exemple est donné en couleur bleue figure 37 pour l'adresse 112.
Le décodeur fait correspondre à 112 la valeur 310. La sortie 3 est donc à 1. On obtient donc en sortie D3 = 0 (interrupteur I3 ouvert), D2 = 1 (interrupteur I2 fermé), D1 = 1 (interrupteur I1 fermé) et enfin D0 = 1 car I0 est fermé.
Nous voyons que les interrupteurs fermés pour les autres rangées n'ont pas d'influence car les diodes qui leur sont associées sont toutes bloquées.
La table de la figure 38 donne le contenu de la mémoire pour chacune des quatre adresses (combinaisons de A0 et A1).
La figure 39 représente le schéma synoptique d'une mémoire ROM structurée en huit mots de deux bits chacun, soit une capacité de seize bits.
Pour des raisons technologiques, nous conservons une matrice carrée, en effet, celle-ci permet d'économiser sur la surface de semi-conducteur nécessaire à la construction d'un tel circuit intégré.
Les quatre bits issus des quatre colonnes sont envoyés deux à deux sur les entrées de deux multiplexeurs deux vers un. On peut donc obtenir en sortie huit mots de deux bits en sélectionnant quatre rangées avec soit les colonnes paires deux et quatre, soit les colonnes impaires un et trois.
Pour ce faire, on utilise maintenant trois bits d'adresse. Les deux premiers bits A0 et A1 permettent, comme précédemment, de sélectionner la rangée, alors que le troisième bit A2 permet de choisir soit les colonnes paires, soit les colonnes impaires.
La figure 39 donne un exemple pour l'adresse 0 1 1 (A2 = 0, A1 = 1 et A0 = 1). 0112 est décodé comme 310 et c'est donc la sortie 3 du décodeur qui est à 1, elle valide alors les diodes de la troisième rangée à travers le buffer.
Le bit A2 étant à 0, le multiplexeur sélectionne les colonnes 1 et 3 (colonnes impaires). On lit alors D1 = 0 et D0 = 1 : itinéraires en couleur bleue sur la figure 39.
La table de la figure 40 donne en fonction des adresses possibles, et ce pour la figure 39, les données contenues en mémoire.
Les contacts apparaissant figure 39 ne sont pas en réalité des interrupteurs mécaniques mais des liaisons électriques internes au circuit intégré, réalisées lors de sa fabrication.
La disposition interne des liaisons électriques en question varie à la demande du client.
Pour réaliser le circuit suivant les spécifications de son client, le constructeur utilise un masque photographique sur lequel il rajoute les liaisons désirées.
Toutefois, ce type de mémoire ne peut être fourni qu'en très grandes quantités, compte tenu du coût élevé des procédés de fabrication faisant appel à la photogravure et à l'attaque chimique.
Ces circuits reviennent beaucoup moins cher que les RAM mais les séries doivent comporter au minimum un millier d'exemplaires.
3. 1. - EXEMPLE DE MÉMOIRE ROM
Vous pouvez voir figure 41 le schéma synoptique d'une mémoire ROM de 32K de type MCM 68 A332 ainsi que son brochage.
Ce type de mémoire comprend à l'intérieur du même boîtier le décodeur d'adresse et les buffers de sortie trois états.
3. 2. - UTILISATION DE MÉMOIRES ROM DANS LES CIRCUITS COMBINATOIRES
Compte tenu de leurs propriétés, les mémoires ROM peuvent, dans certaines conditions, remplacer un circuit combinatoire.
En effet, si l'on assimile une adresse à un ensemble de variables d'entrée, on peut considérer que la ou les données obtenues en lisant la position mémoire à l'adresse en question seront les variables de sortie du système.
La figure 42 représente la table de vérité d'un circuit.
a | b | c | S1 | S2 |
0 | 0 | 0 | 0 | 0 |
0 | 0 | 1 | 1 | 0 |
0 | 1 | 0 | 1 | 0 |
0 | 1 | 1 | 1 | 0 |
1 | 0 | 0 | 1 | 1 |
1 | 0 | 1 | 1 | 0 |
1 | 1 | 0 | 0 | 1 |
1 | 1 | 1 | 1 | 0 |
Il suffira donc d'écrire dans une mémoire 0 0 à l'adresse 0 0 0, 1 0 à l'adresse 0 0 1, 1 0 à l'adresse 0 1 0, 1 0 à l'adresse 0 1 1, 1 1 à l'adresse 1 0 0, 1 0 à l'adresse 1 0 1, 0 1 à l'adresse 1 1 0 et 1 0 à l'adresse 1 1 1 pour pouvoir remplacer le circuit combinatoire par une ROM.
Cliquez ici pour la leçon suivante ou dans le sommaire prévu à cet effet. | Haut de page |
Page précédente | Page suivante |
Envoyez un courrier électronique à Administrateur Web Société pour toute question ou remarque concernant ce site Web.
Version du site : 11. 5. 12 - Site optimisation 1280 x 1024 pixels - Faculté de Nanterre - Dernière modification : 02 JANVIER 2020.
Ce site Web a été Créé le, 12 JUIN 2019 et ayant Rénové, en JANVIER 2020.