3. 2. 2. - LES BASCULES A TRANSISTORS

 a)  Rappels sur les transistors

La figure 38 rappelle le fonctionnement du transistor NPN en commutation tel que vous l'avez vu dans la technologie 1. (Sommaire technologie digitale et fondamentale).

b)  Les bascules à transistors

Dans sa forme la plus simple à composants discrets, le circuit FLIP-FLOP est constitué comme le montre la figure 39.

Analysons le fonctionnement de ce circuit :

Lorsque l'on applique 0 volt sur l'entrée ( est à 5 volts), la diode D1 est traversée par un courant ID1 (figure 39) et il apparaît une tension VD1 très faible à ses bornes.

Le transistor TR1 est alors bloqué (base insuffisamment positive pour qu'il conduise). TR1 étant bloqué, aucun courant ne le traverse et monte à environ 5 volts.

Cette tension est alors renvoyée à travers R2 sur la base de TR2 qui se sature (courant Ib2). Q tombe alors à pratiquement 0 volt. Cette tension ramenée à travers R4 sur la base de TR1 vient maintenir le blocage de celui-ci, et ce même si l'entrée repasse à 5 volts.

Nous obtenons un premier état stable : TR1 est bloqué, TR2 est saturé. Ainsi, la sortie passe à 5 volts (niveau H) et la sortie Q passe à 0 volt (niveau L). L'application d'un «0» sur l'entrée entraîne donc Q = 0 et = 1. C'est l'état RESET de la bascule.

Si maintenant l'entrée passe à 0 volt et que est à 5 volts (figure 40), de la même façon TR2 se bloque (0 volt sur sa base) et la sortie Q passe à 5 volts (niveau H). Le transistor TR1 se sature, donc la sortie passe au niveau L.

C'est le second état stable de la bascule. TR2 est bloqué et TR1 est saturé.

Donc = 0 entraîne Q = 1 et = 0. C'est l'état SET de la bascule.

Lorsque, comme représenté à la figure 41, = 0 V et = 0 V, TR1 et TR2 se bloquent car leur base est maintenue à environ 0 Volt (Q = = 5 volts soit le niveau «H»).

Le sens des courants dans les diodes sont indiqués par les flèches bleue et rouge sur la figure 41. = = 0 entraîne Q = 1 et = 1.

Lorsque les deux entrées et sont à l'état 1, les deux diodes D1 et D2 sont bloquées et les deux entrées et n'ont pas d'influence sur le montage.

Les transistors restent dans l'état où ils se trouvaient précédemment. Ce sont donc les états antérieurs Qn - 1 et n - 1 qui sont observés sur Q et .

On peut dire que la position = = 1 est la position mémoire du montage.

Tout ceci peut se résumer dans la table de vérité de la figure 42, les états des sorties à l'instant n étant notés Qn et n et les états à l'instant antérieur n - 1 notés Qn - 1 et n - 1.

3. 2. 3. - BASCULE COUPLÉE CROISÉE BISTABLE RÉALISÉE AVEC DES PORTES NAND

a)  Description

La figure 43-a représente le schéma d'une bascule à portes NAND et la figure 43-b le symbole d'une bascule .

b)  Table de vérité

La table de vérité de cette bascule est représenté à la figure 44.

Elle est bien sûr identique à celle décrite pour la bascule à éléments discrets et vue au chapitre précédent.

c)  Fonctionnement

La figure 45 montre le fonctionnement d'un tel FLIP-FLOP. Les entrées (RESET) et (SET) sont actives au niveau L.

On suppose au départ que la bascule est RESET, et sont à 1.

Ce chronogramme peut être analysé ainsi :

à l'instant  t1  :   passe à 0 ce qui a pour effet de rendre la bascule SET, Q passe à 1.

à l'instant  t2  :   repasse à 1, ce qui n'a pas d'influence. La bascule reste SET ce qui veut dire qu'elle mémorise l'action antérieure de .

à l'instant  t3  :   passe à 0 ce qui a pour effet de rendre RESET la bascule, Q passe à 0 et passe à 1.

à l'instant  t4  :   repasse à 1 ce qui n'a pas d'effet, la bascule reste RESET ce qui veut dire qu'elle mémorise l'action antérieure de .

à l'instant  t5  :    passe à 0 la bascule devient SET, Q passe à 1 et passe à 0.

à l'instant  t6  :    passe à 1 la bascule reste SET.

à l'instant  t7  :    passe à 0 la bascule étant déjà SET, elle reste SET.

à l'instant  t8  :    passe à 0, passe à 1 mais Q reste à 1 car est toujours à 0.

à l'instant  t9  :    passe à 1, Q passe à 0, la bascule est de nouveau RESET car est resté à 0.

à l'instant  t10 :   passe à 1, la bascule reste SET ce qui veut dire que l'action antérieure de est mémorisée.

3. 3. - BASCULES DÉRIVÉES DES BASCULES COUPLÉES CROISÉES

3. 3. 1. BASCULE R.S.C.

a)  Description

Il s'agit d'une bascule à portes NAND dont les entrées sont commandées par deux autres portes NAND comme le montre la figure 47. L'entrée de commande «C» commune aux deux nouvelles portes NAND permet de valider les deux entrées R et S. Celles-ci sont appelées R et S car ces entrées sont actives à l'état 1.

Lorsque C est à l'état 1, les entrées S et R sont validées et la bascule R.S.C devient une bascule R-S classique.

Lorsque C passe à l'état 0, les entrées 1 et 1 passent à l'état 1 quel que soit l'état des entrées S et R. Ainsi, la bascule passe à l'état repos. C'est la position mémoire, c'est-à-dire que les sorties Q et restent dans l'état où elles se trouvaient avant le passage de l'entrée C à l'état 0.

Si les sorties Q et étaient toutes les deux à l'état 1, (1 = 1 = 0), la bascule R.S.C. se porte à l'état 1 (Q = 1 et = 0) ou à l'état 0 (Q = 0 et = 1) selon l'entrée 1 ou 1 qui est restée la dernière à l'état 0.

b)  Chronogramme d'une bascule R.S.C. (figure 48).

c)  Table de vérité

La table de vérité de la figure 49 résume le fonctionnement d'une bascule R.S.C.

On constate qu'à chaque fois que C = 0, la bascule est en position mémoire alors que pour C = 1, la bascule R.S.C. se comporte exactement comme une bascule R-S classique.

3. 4. - BASCULE DE TYPE «D» OU «LATCH» (VERROU EN ANGLAIS)

a)  Description

Les bascules R-S, et R.S.C examinées précédemment possédaient deux entrées pour positionner la bascule à un état déterminé.

L'une R ou permettait de mettre la bascule à 0 (position RESET), l'autre S ou permettait de mettre la bascule à 1 (position SET).

La bascule de type D ou latch est dérivée de la bascule R.S.C. Elle possède, quant à elle, une seule entrée «D» pour positionner les sorties. En effet, on place un inverseur entre l'entrée S et l'entrée R de la bascule R.S.C.

L'entrée S devient l'entrée D de la bascule de type D dont le schéma est représenté figure 50.

La sortie devient . En effet, dans cette bascule, les sorties Q et sont toujours complémentaires.

Lorsque C = 1 et D = 1, alors 1 = 0 et 1 = 1. La bascule D se trouve donc à l'état 1, (Q = 1 et = 0).

Lorsque C = 1 et D = 0, alors 1 = 1 et 1 = 0. La bascule D se trouve donc à l'état 0, (Q = 0 et = 1).

Lorsque C passe à l'état 0, la bascule reste dans l'état où elle se trouvait avant que l'entrée C ne passe à 0, c'est-à-dire qu'elle est SET ou RESET. C'est la position mémoire, l'entrée D n'a désormais plus d'action sur les sorties Q et .

En résumé, lorsque C = 1, la sortie Q se trouve au même état logique que l'entrée D. On dit que la sortie Q recopie, reproduit (ou suit) l'entrée D (Q = D).

Lorsque C passe à l'état 0, il y a mémorisation en sortie Q du dernier état logique présent à la sortie Q donc présent à l'entrée D.

b)  Chronogramme d'une bascule D (figure 51).

c)  Table de vérité

La table de vérité résumant le fonctionnement tel qu'il apparaît à l'examen du chronogramme est représentée figure 52.

Nous pouvons déduire de cette table de vérité qu'à chaque fois que C = 0, la bascule mémorise l'état antérieur des sorties.

Dans le cas où C = 1, la sortie Q recopie l'entrée D : la bascule est SET pour D = 1 et RESET pour D = 0.

Avec la bascule de type D ou latch, s'achève l'examen des circuits asynchrones. Dans la théorie 5, vous verrez les circuits synchrones et comprendrez mieux la différence entre ces deux familles de circuits séquentiels.