Rappelons le fonctionnement d'une bascule D latch.

Nous savons que si son entrée de commande C est portée à l'état 1, la sortie Q recopie l'entrée D. Si l'on met l'entrée de commande C à l'état 0, la sortie mémorise le dernier état logique présent sur l'entrée juste avant la transition négative de l'entrée de commande.

La figure 7 rappelle la structure d'une bascule D latch, tandis que la figure 8 montre l'action de l'entrée de commande C sur les sorties Q et en fonction de l'entrée D.

Lorsque la sortie Q recopie l'entrée D, la bascule D latch est transparente (l'état logique de la sortie Q est le même que celui de l'entrée D). Lorsque la bascule est en position mémoire, elle est verrouillée (aucune action de l'entrée D sur la sortie Q).

Ces deux modes de fonctionnement (transparence et verrouillage) peuvent être symbolisés par un interrupteur qui serait commandé par l'entrée C.

Le mode «transparence» est illustré par la figure 9-a, tandis que la figure 9-b représente le mode «verrouillage».

Dans le mode «transparence», l'interrupteur fermé indique bien que la sortie Q suit l'entrée D.

Dans le mode «verrouillage», l'interrupteur ouvert indique bien que la sortie Q ne suit pas l'entrée D. La sortie Q reste à l'état où elle était juste avant la transition négative de C.

La bascule D MAÎTRE ESCLAVE peut se représenter par la mise en série de deux interrupteurs commandés par l'entrée d'horloge. Cette représentation conduit aux schémas des figures 10 et 11 selon que l'horloge est à l'état 0 ou à l'état 1.

On constate que si l'entrée d'horloge de la bascule D MAÎTRE ESCLAVE est portée à un état logique stable (0 ou 1), l'état de l'entrée D n'a aucune influence sur l'état de la sortie Q. En effet, pour aller de D à Q, il y a toujours un interrupteur ouvert.

Nous allons voir maintenant que la commutation effective de la bascule ne peut avoir lieu que lors de la transition du niveau L au niveau H de l'horloge.

Pour cela appliquons à l'entrée d'horloge une impulsion de tension dont la forme est représentée figure 12-a. Ceci correspond à la réalité comme nous l'avons vu précédemment, les temps de montée et de descente de la tension n'étant jamais nuls.

Il faut également tenir compte du fait que l'inverseur disposé entre les deux entrées de commande C et C' possède un seuil de basculement plus bas que celui des autres portes logiques du circuit (figure 12-a).

La figure 12-b représente le niveau logique obtenu ainsi sur l'entrée de commande C' de la bascule MAÎTRE, tandis que la figure 12-c représente le signal logique actif sur la bascule ESCLAVE.

Analysons l'action de l'entrée d'horloge sur la bascule MAÎTRE et sur la bascule ESCLAVE :

De l'instant t0 à l'instant t1, C' = 1 et C = 0. Le MAÎTRE est transparent et l'ESCLAVE est verrouillé (voir figure 13).

La bascule MAÎTRE transfère la donnée D en sortie Q'. Par contre, la donnée Q' n'est pas transférée en sortie Q de la bascule ESCLAVE, car cette dernière est verrouillée.

A l'instant t1, le MAÎTRE se verrouille et l'ESCLAVE reste verrouillé puisque C' = 0 et C = 0 (voir figure 14).

L'information binaire présente sur l'entrée D juste avant l'instant t1 se trouve mémorisée à la sortie Q' puisque C' est passée de l'état 1 à l'état 0 à l'instant t1.

On a donc stocké la donnée en Q'. Comme l'ESCLAVE est toujours bloqué, celle-ci n'a toujours pas été transmise sur la sortie Q qui reste inchangée.

De l'instant t1 à l'instant t2, rien ne change : la donnée stockée à l'instant t1 est toujours en Q'.

A l'instant t2, le MAÎTRE est verrouillé et l'ESCLAVE devient transparent puisque C' = 0 et C = 1 (voir figure 15).

La sortie Q recopie donc l'entrée Q'. Il y a donc basculement de la sortie Q qui mémorise ainsi la donnée présente en D à l'instant t1.

On peut dire aussi que la donnée présente en D à l'instant t1 s'est trouvée transférée en sortie Q à l'instant t2. Le transfert s'est donc effectué sur le front montant de l'horloge.

De l'instant t2 à l'instant t3, il n'y a pas de changement puisque C' = 0 et C = 1.

A l'instant t3, l'ESCLAVE se verrouille, tandis que le MAÎTRE est toujours verrouillé. En effet, C' = 0 et C = 0 (voir figure 16. On constate que les sorties Q' et Q ne changent pas d'état.

De l'instant t3 à l'instant t4, le MAÎTRE et l'ESCLAVE sont toujours verrouillés et les sorties Q' et Q conservent leur état logique.

A l'instant t4, le MAÎTRE devient transparent puisque C' = 1 (voir figure 17).

La nouvelle donnée présente en D est transférée en sortie Q', mais pas en sortie Q puisque l'ESCLAVE est toujours verrouillé (C = 0). On constate donc que lors du front négatif de l'horloge (de l'instant t3 à l'instant t4), la sortie Q ne peut basculer.

En résumé, l'éventuel basculement de la sortie Q n'a lieu qu'au moment du front montant de l'horloge (transition du niveau L au niveau H de l'entrée CLOCK).

Le fonctionnement d'une bascule D Maître Esclave est bien synchrone. Son rôle est de mémoriser une donnée logique à un instant précis. Cette donnée appliquée en D est prise en compte au début du front montant et transférée sur la sortie Q à la fin de ce front montant. Un nouveau transfert de l'entrée D vers la sortie Q aura lieu lors du prochain front montant de l'horloge.

Entre deux fronts montants successifs de l'horloge, il n'y a aucun changement possible de la sortie Q.

Il est à noter que lorsque la sortie Q bascule, la sortie fait de même.

La figure 18 montre les étapes du cheminement de la donnée dans la bascule D MAÎTRE ESCLAVE lors de l'application d'une impulsion d'horloge.

A noter que si l'entrée de l'inverseur situé entre les deux entrées de commande est connectée en C' et la sortie connectée en C, la bascule D MAÎTRE ESCLAVE ainsi constituée prend en compte la donnée présente en D lors du front descendant du signal d'horloge. C'est le cas de la bascule représentée figure 19.

Revenons à présent sur la structure détaillée d'une bascule D MAÎTRE ESCLAVE sensible au front montant de l'horloge.

Remplaçons dans la figure 5 chaque bascule D latch par le schéma de la figure 7.

Nous aboutissons à la figure 20.

L'inverseur placé entre les entrées S et R de la bascule ESCLAVE peut être supprimé en reliant R à '. De ce fait, le schéma de la bascule D MAÎTRE ESCLAVE devient celui de la figure 21.

2. 2. - FONCTIONS DES ENTRÉES CLEAR ET PRESET

Il reste à ajouter à ce schéma les entrées de remise à 0 et de remise à 1, appelées généralement CLEAR et PRESET. Celles-ci sont connectées comme le montre la figure 22 qui représente donc le schéma d'une bascule D MAÎTRE ESCLAVE avec les entrées de remise à 0 et de remise à 1.

Voyons maintenant comment fonctionnent les entrées CLEAR et PRESET.

2. 2. 1. - DANS UN PREMIER TEMPS, CONSIDÉRONS QUE L'ENTRÉE CLOCK EST AU NIVEAU L

Si l'entrée CLOCK est à l'état 0, l'ESCLAVE est verrouillé.

Puisque l'entrée de commande C de l'esclave est portée à l'état 0, les sorties des portes NAND 5 et 6 se trouvent à l'état 1, quel que soit l'état de D.

L'étage de sortie de la bascule D, composé des portes NAND 7 et 8, constitue une bascule RS à portes NAND analogue à celle examinée dans la théorie précédente.

Les schémas des figures 23-a et 23-b sont donc équivalents.

Pour mettre la bascule D à l'état 1 (Q = 1), il faut positionner l'entrée CLEAR à l'état 1 et appliquer une impulsion négative sur l'entrée PRESET. Celle-ci est bien l'entrée de remise à 1 et elle est active à l'état 0.

De même, pour mettre la bascule à l'état 0 (Q = 0), il faut positionner l'entrée PRESET à l'état 1 et appliquer une impulsion négative sur l'entrée CLEAR. Cette dernière est donc bien l'entrée de remise à 0 et elle est active également à l'état 0.

Si l'on porte les deux entrées CLEAR et PRESET à l'état 0, les sorties Q et sont forcées à l'état 1. Cette combinaison des entrées CLEAR et PRESET est rarement utilisée.

2. 2. 2. - DANS UN SECOND TEMPS, CONSIDÉRONS QUE L'ENTRÉE CLOCK EST A L'ÉTAT 1

Le MAÎTRE est verrouillé puisque l'entrée de commande C' est à l'état 0 et l'ESCLAVE est transparent.

Positionnons l'entrée CLEAR à l'état 1 et appliquons une impulsion négative sur l'entrée PRESET. Comme on le voit sur la figure 22, cette impulsion va faire commuter la bascule RS composée des portes NAND 3 et 4 à l'état 1 (Q' = 1 et ' = 0).

Puisque l'ESCLAVE est transparent (C = 1), Les sorties Q et vont recopier Q' et '. La bascule D va donc se porter à l'état 1 (Q = 1 et = 0).

Positionnons maintenant l'entrée PRESET à l'état 1 et appliquons une impulsion négative sur l'entrée CLEAR. Cette fois, l'impulsion va faire commuter la bascule RS à l'état 0 (Q' = 0 et ' = 1).

Puisque l'esclave est transparent, les sorties Q et vont recopier Q' et '. La bascule D va donc se porter à l'état 0 (Q = 0 et = 1).

De même, si l'on porte les deux entrées CLEAR et PRESET à l'état 0, les sorties Q et sont forcées à l'état 1 par l'intermédiaire des portes NAND 7 et 8. Il est à noter que dans ce cas l'état des sorties Q et est identique. On ne peut plus parler alors de sorties complémentaires. Ce cas est donc très rarement utilisé et certains constructeurs le considèrent même comme interdit.

De plus, cet état n'est pas stable. Il ne persiste pas si les entrées CLEAR et PRESET reviennent à leur état inactif (c'est-à-dire 1 dans notre cas).

En résumé, quel que soit l'état logique des entrées D et CLOCK, les entrées CLEAR et PRESET sont prioritaires et asynchrones, ce qui peut être résumé par la table de vérité de la figure 24. Les croix X placées dans les cases D et CLOCK signifient que l'état de ces deux entrées n'a aucune incidence sur l'état des sorties de la bascule.

Les deux entrées CLEAR et PRESET doivent être à l'état 1, c'est-à-dire inactives pour que la bascule puisse commuter sur le front actif du signal d'horloge.

Il est à noter qu'il existe des bascules D MAÎTRE ESCLAVE dont les entrées CLEAR et PRESET sont actives à l'état 1. Dans ce cas, ces deux entrées doivent être portées à l'état 0 pour que le signal d'horloge soit actif.

Enfin, certaines bascules voient leurs deux sorties Q et passer à l'état 0 (et non pas 1 comme dans le cas précédent) lorsque les deux entrées CLEAR et PRESET sont toutes deux actives. Toutes ces différences s'expliquent par des différences de constitution technologique.

2. 3. - TABLE DE VÉRITÉ ET CHRONOGRAMME

Le fonctionnement complet de la bascule D MAÎTRE ESCLAVE examinée est résumé par la table de vérité de la figure 25.

Le symbole que l'on peut voir dans la colonne CLOCK de la table de vérité indique une transition positive du signal d'horloge.

Dans cette table, les trois premières lignes indiquent que les entrées CLEAR et PRESET sont prioritaires et actives sur un niveau bas.

La quatrième ligne indique que l'état logique 0 présent en D est transféré à la sortie Q sur le front montant du signal d'horloge.

La cinquième ligne indique que l'état logique 1 présent en D est transféré à la sortie Q sur le front montant du signal d'horloge.

Aux sixième et septième lignes, Q0 et 0 sont les états logiques que les sorties Q et ont pris lors du dernier front actif de l'horloge. Ces états logiques Q0 et 0 ont pu être imposés par les entrées prioritaires CLEAR et PRESET.

Autrement dit, ces deux dernières lignes de la table de vérité indiquent bien que les sorties Q et ne basculent pas sur un niveau logique du signal d'horloge mais bien sur un front montant de ce signal.

La figure 26 montre un exemple de chronogramme de la bascule D MAÎTRE ESCLAVE examinée.

Au début de ce chronogramme, l'entrée PRESET est mise à l'état 0, donc elle est active. La bascule se trouve par conséquent à l'état 1. Puis l'entrée PRESET retourne à l'état 1. La sortie Q reste positionnée à l'état 1. L'entrée CLEAR reçoit une impulsion négative qui fait passer la bascule à l'état 0.

Le deuxième front actif de l'horloge n'a pas d'action sur la sortie Q de la bascule puisqu'il a lieu lorsque l'entrée CLEAR est active, donc prioritaire. Ensuite, les entrées CLEAR et PRESET deviennent inactives puisqu'elles sont portées à l'état 1. La bascule ne pourra désormais commuter que sur le front positif de l'horloge.

Au troisième front actif de l'horloge, l'état logique présent en D est l'état 1. La bascule qui était à l'état 0 passe donc à l'état 1.

Lorsque survient le quatrième front positif, l'entrée D se trouve à l'état 0. La bascule commute donc pour passer à l'état 0.

Lors du cinquième front montant de l'horloge, la bascule ne change pas d'état puisque D se trouve toujours à l'état 0.

L'entrée D passe à l'état 1 juste avant le sixième front actif de l'horloge. Par conséquent, la sortie Q de la bascule passe à l'état 1 lors du sixième front montant de l'horloge.

2. 4. - APPLICATION AU DIVISEUR DE FRÉQUENCE PAR 2

La figure 27 montre le raccordement à effectuer pour transformer une bascule D MAÎTRE ESCLAVE en diviseur de fréquence par 2.

La donnée D mémorisée en sortie Q lors du front actif de l'horloge est , puisque est reliée à D. Autrement dit, quel que soit l'état logique de la sortie Q avant le top de l'horloge, la bascule passera dans l'état logique complémentaire durant le front d'horloge actif. Ce mode de fonctionnement est appelé dans les catalogues de constructeurs TOGGLE.

Avec le chronogramme de la figure 28, on s'aperçoit bien que les sorties Q et sont à une fréquence moitié de celle de l'entrée d'horloge. Le diviseur de fréquence par 2 est très utilisé dans les compteurs électroniques qui seront examinés plus tard.

Après la bascule D, examinons à présent les bascules de type JK MAÎTRE ESCLAVE.

Cliquez ici pour la leçon suivante ou dans le sommaire prévu à cet effet.	Haut de page
Page précédente	Page suivante

Nombre de pages vues, à partir de cette date : le 15 JUILLET 2019