 Bas de page |
Architecture Interne du Microprocesseur :
3. - ARCHITECTURE INTERNE DU MICROPROCESSEUR
Jusqu'ici, le microprocesseur a été examiné extérieurement, dans ses rapports avec les circuits environnants.
Maintenant, nous allons examiner sa structure interne. La leçon précédente vous a déjà présenté certaines parties internes : l'ALU, l'Accumulateur et quelques registres.
Dans le schéma simplifié, vous avez constaté que ces ensembles étaient reliés par des bus internes. Le nombre de ces bus est un élément important dans la caractérisation de la structure interne.
3. 1. - STRUCTURE A BUS UNIQUE
La figure 16 représente une structure très simple : les données sont stockées dans les registres R0 et R1 et sont acheminées vers l'ALU sur un bus unique.
Le résultat d'une opération est acheminé sur le bus de données pour être stocké dans l'un des registres.
Le bus est donc utilisé pour les données qui entrent dans l'ALU et pour celles qui en sortent.
Voyons le fonctionnement de l'ensemble, en supposant que l'ALU additionne le contenu des registres R0 et R1 et mette le résultat dans R0.
La figure 17 montre la première phase de l'opération : le contenu de R0 que nous appellerons Donnée 0 est transféré sur l'entrée droite de l'ALU et se trouve temporairement stocké dans l'accumulateur.
La donnée stockée dans R0 est acheminée vers l'accumulateur, en suivant le parcours hachuré. Durant cette phase, R0 est relié au bus.
Dans la deuxième phase de l'opération, le contenu de R1 qui est la Donnée 1, est transféré sur l'entrée droite de l'ALU (figure 18).
Chacune de ces phases est commandée par un (ou des) signal (aux) issu du circuit de contrôle du microprocesseur. Ce (ces) signal (aux) est synchronisé par l'horloge du système.
L'ALU qui est uniquement un circuit combinatoire délivre le résultat de l'addition presque instantanément (temps de propagation à l'intérieur de l'ALU.
La figure 19 représente la fin de l'opération.
Le résultat de l'addition est transféré par le bus de données dans le registre R0.
En fait, l'opération ne se réalise pas exactement de cette façon.
En effet, le résultat qui est acheminé sur le bus de données l'est également en direction de l'entrée droite de l'ALU. L'accumulateur est un registre, donc son contenu ne change pas.
Le résultat est donc additionné au contenu de l'accumulateur et l'ALU génère ainsi un nouveau résultat. L'opération peut ainsi se répéter indéfiniment.
Pour résoudre ce problème, il suffit d'ajouter un registre temporaire sur l'entrée droite de l'ALU (figure 20). Ce registre est contrôlé par un signal spécifique.
Par ailleurs, on ajoute un autre registre, appelé accumulateur temporaire, qui permet de libérer l'accumulateur, afin que ce dernier puisse stocker le résultat de l'opération.
3. 2. - STRUCTURE A DEUX BUS
Cette structure représentée à la figure 21 résout le problème rencontré dans le cas précédent.
Le bus de données achemine le premier opérande vers l'accumulateur, puis le second vers l'entrée droite de l'ALU.
Le résultat est acheminé sur un second bus qui est le bus des résultats.
3. 3. - STRUCTURE A TROIS BUS
Cette structure est la plus rapide et la plus efficace. Comme le montre la figure 22, chaque registre est relié à trois bus.
Il y a deux bus de données (bus A et bus B), chacun étant relié à l'une des entrées de l'ALU. Ainsi, les deux opérandes peuvent être acheminés simultanément vers l'ALU.
Le troisième bus est évidemment le bus des résultats.
Le problème de bouclage rencontré dans la structure à bus unique ne peut se produire que si le résultat généré par l'ALU est immédiatement transféré vers l'une des entrées de l'ALU (figure 23).
Une boucle se crée puisque le résultat est acheminé à nouveau sur l'entrée B de l'ALU.
Il est donc nécessaire de rajouter des registres temporaires comme dans le cas de la structure à bus unique.
Après avoir examiné les trois structures possibles, on peut tirer les conclusions suivantes :
Les systèmes à bus unique ont l'avantage de demander peu de liaisons à l'intérieur du microprocesseur. Par conséquent, ils occupent peu de place sur le circuit intégré et sont généralement adoptés dans la plupart des microprocesseurs. Ils sont toutefois plus lents puisqu'ils demandent trois phases par opération : le transfert d'une donnée du premier registre à l'ALU, ensuite, le transfert de la seconde donnée à l'ALU et pour finir, le stockage du résultat dans le registre destinataire.
Les microprocesseurs à plusieurs bus internes sont plus rapides, mais ils occupent un espace plus important sur le circuit intégré. Cette structure multi-bus est généralement adopté pour les processeurs à bit slice (processeurs en tranches).
Pour conclure, on peut dire que la connaissance de la structure interne d'un microprocesseur n'est pas indispensable pour son utilisation. Toutefois, cette connaissance permet de comprendre les différences de prestations offertes par tel ou tel microprocesseur.
 Cliquez ici pour la leçon suivante ou dans le sommaire prèvu à cet effet. |
 Haut de page |
|
Page précédente
|
 Page suivante
|
Nombre de pages vues, à partir de cette date : le 15 JUILLET 2019
Envoyez un courrier électronique à Administrateur Web Société pour toute question ou remarque concernant ce site Web.
Version du site : 10. 4. 12 - Site optimisation 1280 x 1024 pixels - Faculté de Nanterre - Dernière modification : 02 Septembre 2016.
Ce site Web a été Créé le, 14 Mars 1999 et ayant Rénové, en Septembre 2016.