6. - QUATRIÈME
EXPÉRIENCE : VÉRIFICATION DU CIRCUIT D'ATTENTE (WAIT)
Il se peut que le microprocesseur
doive recevoir des données de mémoires ou de circuits moins rapides que lui-même
et qu'il doive donc attendre que les données soient disponibles.
Dans cette hypothèse, nous avons
adapté un circuit d'entrée appelé
WAIT,
ce qui en anglais, signifie justement attendre.
Dans certaines phases de son
travail, le microprocesseur observe le niveau de tension à l'entrée
WAIT
et, si le niveau est bas, il attend jusqu'à ce qu'il devienne haut.
Dans cette expérience, vous allez
examiner un circuit qui, sur commande, produit une demande d'attente (WAIT)
de la durée d'une période d'horloge.
6. 1. - RÉALISATION DU CIRCUIT
a) Enlevez les liaisons et
les connexions utilisées lors de l'expérience précédente.
b) Insérez le circuit intégré
74LS125 (quadruple buffer
TRI-STATE), les deux circuits 74LS74 (contenant chacun deux
bascules de type D) et la résistance de 1
kW
dans la position indiquée à la figure 16-a.
c) Faites les branchements indiqués à la figure 16-a.
d) Placez le générateur
d'horloge
1 sur la position
1 Hz.
Le schéma électrique du circuit
que vous avez réalisé est représenté à la figure 16-b. Dans ce schéma,
vous pouvez observer la présence d'un composant que vous ne connaissez pas
encore : il s'agit du circuit intégré 74LS125
qui contient quatre buffers non inverseurs dont les sorties peuvent être portées
à l'état haute impédance (TRI-STATE) au
moyen de l'entrée de contrôle.
Nous examinerons par la suite le
fonctionnement de ce circuit intégré ; le schéma de brochage est représenté
à la figure 17.
6. 2. - ESSAI DE FONCTIONNEMENT
a) Allumez le digilab :
vous verrez que la LED L0 s'allume et s'éteint
une fois par seconde puisqu'elle est commandée par l'oscillateur CP1,
tandis que la LED L4
est allumée.
b) En observant la
LED L4, appuyez pendant au moins une seconde sur la touche
P0: vous voyez que L4 s'éteint à
l'instant même où L0 s'allume et qu'elle
reste éteinte pendant une seconde, ce qui correspond à la période de
l'horloge et indique que le niveau de la tension de sortie du circuit (point A
de la figure 16-b) est descendu au niveau bas.
Vous avez donc expérimenté le
fonctionnement du circuit d'attente. Pour mieux en connaître les particularités,
nous allons maintenant examiner les deux parties séparément : celle
constituée par les trois bascules et celle formée du tampon 74LS125.
Le circuit de la première partie
est très utilisé dans de nombreuses applications et il a la propriété
d'engendrer une impulsion longue, de durée égale à la période d'horloge.
Les diagrammes des temps de la
figure 18 représentent les signaux relatifs au circuit constitué des trois
bascules du schéma de la figure 16-b.
La première bascule a pour but de
synchroniser le signal issu de la touche P0
de façon à ce que ses fronts de montée et de descente coïncident avec les
fronts de montée du signal d'horloge.
En effet, l'action d'appuyer sur
P0
est indépendante de la logique interne et peut intervenir à n'importe quel
instant.
Dans certains ordinateurs, le signal
correspondant sera déjà synchronisé, donc la première bascule ne sera pas nécessaire.
Dès que le signal en B passe au niveau
haut, la deuxième bascule intervient et Q1
passe au niveau haut.
A l'impulsion suivante de l'horloge
CP1,
la troisième bascule se trouve validée puisque son entrée D
est au niveau haut. Par conséquent, la sortie 2
descendra au niveau bas et, par l'entrée CLEAR,
on remettra à zéro la deuxième bascule, en remettant instantanément sa sortie Q1 au niveau bas.
Examinons maintenant la deuxième
partie du circuit de la figure 16-b, constituée
du buffer 74LS125.
Le buffer est de type
TRI-STATE,
sa sortie peut donc suivre le niveau du signal d'entrée ou être en l'air,
haute impédance, selon le niveau appliqué à l'entrée de contrôle C.
Le tableau de la figure 19 résume
le fonctionnement du buffer. Si C est au
niveau bas, le niveau de sortie est bas également ; par contre, si C
est au niveau haut, la sortie est haute impédance.
Fig. 19. - Tableau de fonctionnement du
buffer 74LS125.
Entrée
Commande C
Sortie
L
L
L
H
L
H
X
H
Haute impédance
Dans la pratique, on peut dire que
le buffer se comporte comme un interrupteur commandé par C
et câblé comme indiqué à la figure 20.
Lorsque 1,
donc C également, est au
niveau haut, l'interrupteur est ouvert et la sortie A
se trouve au niveau de la tension positive par l'intermédiaire de la résistance
de 1 kW.
Si au contraire, 1
est au niveau bas, l'interrupteur est fermé, la sortie est au niveau bas
et fournit un signal d'attente au microprocesseur.
Dernière observation : le
circuit examiné est un peu différent de celui que vous trouverez sur les
Computers. La première bascule dans la version définitive comprend, à son
entrée, une porte NAND connectée comme
indiqué à la figure 21.
Les deux signaux qui arrivent sur la
porte NAND proviennent d'autres parties du
micro-ordinateur.
est délivré par la PROM
de décodage de la
mémoire, vue dans la troisième expérience, qui est programmée de manière à
réaliser un cycle d'attente pour les mémoires lentes.
Dans le circuit expérimenté, la
première bascule permet de synchroniser le signal du point B,
à l'entrée d'horloge de la deuxième bascule, avec l'horloge qui commande la troisième bascule.
En effet, le signal provenant de la
touche P0 est asynchrone, c'est-à-dire que
l'on peut appuyer sur ce bouton à n'importe quel instant.
Au contraire, les signaux
et
sont synchrones et ne demandent donc aucune synchronisation.
Ce circuit d'attente, sujet de notre
essai, est nécessaire lorsque le microprocesseur travaille à vitesse élevée,
et il est nécessaire uniquement lorsqu'on utilise un signal d'horloge à 4
MHz.
Nous terminons ainsi cette pratique avec le circuit WAIT.
Bas de page
2
descendra au niveau bas et, par l'entrée CLEAR,
on remettra à zéro la deuxième bascule, en remettant instantanément sa sortie Q1 au niveau bas.
est délivré par la PROM
de décodage de la
mémoire, vue dans la troisième expérience, qui est programmée de manière à
réaliser un cycle d'attente pour les mémoires lentes.
sont synchrones et ne demandent donc aucune synchronisation.
Cliquez ici pour la leçon suivante ou dans le sommaire prévu à cet effet.
Haut de page
Page suivante