Les opérations collectives, relatives à ce procédé et qui sont de nature physico-chimique, méritent quelques commentaires.

     La préparation du substrat consiste en la réalisation de plaquette de silicium qui serviront de support mécanique et sur lesquelles on implantera plusieurs centaines de circuits identiques. Ces plaquettes ont un diamètre de l'ordre de 5 à 10 centimètres et une épaisseur de 200 à 300 microns. Leur état de surface doit être aussi parfait que possible, ce qui oblige à une opération de polissage.

      L'épitaxie consiste à déposer une couche semi-conductrice de conductibilité extrinsèque (due au dopage) et d'épaisseur bien contrôlées, sur le substrat dont ces paramètres importent moins, puisqu'il s'agit d'un support mécanique. L'épaisseur de cette couche épitaxiale varie entre 5 et 10 microns.

      L'oxydation thermique permet la création d'une couche d'oxyde de silicium (d'une épaisseur de 0,5 micron) sur la couche épitaxiale.

Ce revêtement autorise une plus grande précision dans l'opération suivante, la diffusion.

On réalise ensuite, par photogravure, des fenêtres, dans ce revêtement au travers desquelles on effectuera les différentes diffusions. Celles-ci seront, par conséquent, parfaitement délimitées.

Cette couche d'oxyde peut aussi être mise en place pour protéger les jonctions réalisées dans la couche épitaxiale, en phase finale.

      La diffusion, nous en avons déjà parlé dans le chapitre consacré au semi-conducteur et à la conduction extrinsèque.

Il s'agit de faire diffuser, localement, un corps (ou impureté) dans le réseau cristallin semi-conducteur, afin d'obtenir la conductibilité de type P ou N (selon la structure atomique du corps diffusé).

L'empilement de ces types de conduction permet la création de jonctions, donc de diodes ou de transistors.

Les résistances sont réalisées aussi selon ce procédé, aux endroits où l'on a prévu de les implanter, c'est-à-dire en ouvrant des fenêtres dans l'oxyde par photogravure et utilisation de masques. La gamme de résistances s'étend de 20 à 20 000 W environ.

Les condensateurs peuvent être réalisés de deux façons, soit par l'effet capacitif d'une jonction polarisée en inverse (dont il a été question au sujet des diodes à capacité variable), soit par interposition entre deux zones métallisées d'un matériau diélectrique (l'oxyde de silicium). On obtient ainsi quelques centaines de picofarads.

      La photogravure est employée à chaque nouvelle étape afin de réaliser les fenêtres dans l'oxyde protecteur.

Il s'agit du même processus que celui décrit pour les couches minces.

      Le dépôt métallique sous vide est utilisé pour placer aux endroits non masqués des zones capables de réaliser les connexions ou liaisons entre les éléments et sur lesquelles viendrons se fixer les fils de sorties. L'épaisseur de ce dépôt est d'environ 0,8 micron.

Là aussi, il s'agit du même procédé que celui utilisé pour les couches minces.

L'ensemble de ces différentes phases constitue les opérations collectives.

Elles peuvent comporter jusqu'à huit masquages différents, chacun étant suivi d'une ou plusieurs des phases précitées.

Ces opérations sont effectuées sur 1000 à 10 000 circuits en même temps.

La dernière étape consiste à découper les plaquettes de silicium (servant de support) sur lesquelles viennent d'être pratiquées les opérations collectives en autant de circuits intégrés (de 100 à 1000 circuits).

On obtient ainsi ce que l'on nomme des puces. Celles-ci sont ensuite fixées sur l'embase du boîtier, après quoi les connexions sont effectuées entre le circuit et les broches de sortie de l'embase.

Vient ensuite l'encapsulage. Différents boîtiers sont proposés, fonction des dimensions du circuit et surtout en fonction du nombre de sorties.

L'intégration étant de plus en plus grande, les sorties sont de plus en plus nombreuses, par conséquent, le boîtier est de plus en plus volumineux.

Ces opérations de raccordement et d'encapsulage sont effectuées sur chaque circuit, elles interviennent donc grandement dans le prix de revient, à tel point que la mise en boîtier revient plus cher que la puce elle-même.

On va chercher à diminuer le nombre de sorties par circuit, en affectant à celles-ci des fonctions différentes. C'est la technique dite de multiplexage qui consiste, par exemple, à utiliser quatre bornes indifféremment comme entrées ou sorties. Une cinquième broche envoie un signal logique binaire (présence ou absence de tension) qui permet de commander les circuits périphériques extérieurs, en leur indiquant à quel moment les quatre broches doivent être utilisées comme sorties ou comme entrées.

La logique trois états est appliquée aux circuits périphériques. Elle permet de déconnecter temporairement un certain nombre de ceux-ci quand les signaux présents ne les concernent pas.

Tous les boîtiers font l'objet de normes très strictes tant sur le plan dimensionnel que sur le plan technologique.

Pour les circuits moins complexes, on utilise des boîtiers de transistors munis de sorties plus nombreuses (6 ou 8).

Pour les circuits plus importants, on a élaboré des boîtiers adaptés. Ce sont, d'une part, les boîtiers plats (ou flat-pack) que l'on raccorde sur le circuit imprimé par micro-soudures. Ils sont généralement destinés à l'aérospatiale ou aux techniques militaires, et d'autre part les boîtiers enfichables (ou dual in line) plus spécialement conçus pour l'industrie. Les sorties peuvent être au nombre de 64.

Ces deux types de boîtiers sont réalisés en céramique pour applications spéciales (ils coûtent alors très chers) ou en plastique.

Dans la technologie suivante, vous trouverez un recueil des différents boîtiers utilisés en électronique.

Avant d'en terminer avec les circuits monolithiques concernant la technologie bipolaire, il faut parler des caissons isolés.

La figure 16 représente les différents stades de la réalisation d'un transistor (celui-ci est un N.P.N.). On suppose qu'il fait partie d'un circuit intégré et que bien d'autres transistors (soit N.P.N., soit P.N.P) sont disposés tour autour.

Il est évident que l'on va être obligé de construire des barrières diélectriques délimitant chacun de ces transistors afin de les isoler les uns des autres.

Ces barrières constituent des îlots que l'on nomme caissons isolés.

Il y a plusieurs méthodes pour réaliser cet isolement qui sont les suivantes :

• par jonction

• par procédé EPIC

• par procédé ISOPLANAR.

La figure 17 représente un isolement par procédé ISOPLANAR.

Ces caissons isolés ne sont pas seulement utilisés pour les composants actifs mais aussi pour les composants passifs du circuit (résistances, condensateurs).

A titre indicatif, les dimensions des caissons sont de l'ordre de 100 x 100 microns.

Ils sont utilisés aussi dans la fabrication des circuits intégrés de technologie MOS.

La conception de ces derniers étant quelque peu différente, nous y consacrerons le chapitre suivant.

3. 4. 2. - CIRCUITS INTÉGRÉS MONOLITHIQUES EN TECHNOLOGIE MOS

La figure 18 donne un aperçu de la réalisation d'un transistor MOS canal N à enrichissement.

Par rapport à celle du transistor bipolaire, elle est considérablement simplifiée, il n'y a plus que deux masques (comparaison faite par rapport à la figure 16).

La figure 19 représente l'intégration de l'inverseur de base en C-MOS (MOS complémentaire).

On y voit apparaître un caisson. Celui-ci est nécessaire du fait que le substrat d'un transistor MOS canal P doit être de conductibilité N (voir figure 18) alors que celui d'un canal N doit être de conductibilité P.

Cet inverseur nécessite pour sa réalisation moins d'opérations et sa faible consommation au repos permet une intégration beaucoup plus grande que pour le bipolaire.

Le caisson isolé, dans ce cas, est de l'ordre de 50 x 50 microns.

De plus, cette technologie n'implique pas la réalisation de composants passifs tels que résistances, puisque nous savons qu'un transistor MOS dont la grille est reliée au drain se comporte comme une résistance.

La réalisation de condensateurs s'effectue selon le même principe que pour l'élaboration des grilles de ces transistors, le diélectrique étant la couche d'oxyde de silicium.

On tire partie aussi de la capacité parasite grille-substrat (dont la valeur peut atteindre 2 à 5 pF), pour la réalisation des registres et mémoires dynamiques que nous aborderons dans une prochaine théorie.

Cette capacité est, en grande partie, responsable de la limitation de fréquence de fonctionnement de ces dispositifs.

Aussi est-il intéressant d'orienter les recherches vers une diminution de cette capacité ?

D'une manière générale, ces effets parasites sont dus au fait que ces zones sont à l'intérieur du substrat.

Si on utilise un substrat isolant et que sur ce support, on réalise, en élévation, les différentes couches de matériaux, on obtient des îlots isolés, chacun d'eux représentant un composant actif ou passif bien isolé des autres.

La figure 20 illustre ce procédé qui prend l'appellation de S.O.S. (Silicon On Sapphire : silicium sur saphir).

La réduction des capacités parasites, des résistances de fuite, amène une augmentation de la vitesse de fonctionnement dans un rapport de l'ordre de 5 à 10. La consommation dynamique est diminuée aussi.

Une nouvelle orientation est donnée à la technologie MOS.

Deux facteurs majeurs guident l'évolution d'une technologie :

• la vitesse de fonctionnement

• la consommation

Si la fréquence de fonctionnement doit être la plus élevée possible, on cherchera la consommation la plus faible possible, non par souci d'économie, mais pour pouvoir intégrer plus de fonctions sur un même support sans atteindre par millimètres carrés, des températures de fonctionnement susceptibles de détériorer les composants ou d'apporter des dérives.

La technologie MOS-SOS est donc une réalisation intéressante.

Il en existe d'autres, parmi elles, les technologies Planox, Polyplanar, Isoplanar. Une des plus importantes est la LOC MOS (Local Oxidation Complementary - MOS) dont la liste des fonctions réalisées dans cette technologie devient imposante.

Nous venons de faire un bref tour d'horizon en ce qui concerne les circuits intégrés, ce domaine est en continuelle évolution et notre but n'est pas de décrire toutes les réalisations technologiques.

Cependant, le technicien doit avoir une certaine connaissance de ces problèmes afin d'utiliser au mieux les circuits mis à sa disposition ou bien, le moment venu, pouvoir porter son choix sur une technologie plutôt qu'une autre, en fonction de la destination du matériel.

Ce choix s'effectue, en général, selon les critères suivants :

• Vitesse de fonctionnement

• Consommation

• Immunité au bruit

• Choix des fonctions proposées par le constructeur dans la technologie retenue.

• Prix de revient des opérateurs (s'il s'agit de construction en série).

Le niveau d'intégration intervient dans certains cas, car il faut savoir que plus l'intégration est élevée, plus on améliore la fiabilité de l'ensemble.

On définit la fiabilité comme étant la probabilité pour qu'un appareil remplisse bien sa fonction dans des conditions d'emploi spécifiées et pendant un laps de temps déterminé.

Ceci est un des atouts majeurs de l'intégration, car bien des manipulations sont supprimées lors de la réalisation d'un matériel à l'aide de cette technique et l'on évite les erreurs et les malfaçons.

Tous les paramètres associés à la fiabilité sont bien définis, on peut ainsi quantifier cette valeur et le gain apporté par cet usage se situe entre 10 et 50, ce qui est très important car cela signifie que des appareils ainsi conçus fonctionneront sans défaillance de 10 à 50 fois plus longtemps que ceux réalisés de façon traditionnelle.

Du point de vue constructeur, une technologie n'a de débouché que si elle apporte une amélioration du prix de revient, des performances et surtout s'il y a reproductibilité de ces performances (peu de déchets en fabrication).

Dans la prochaine technologie, nous allons dresser un inventaire des circuits logiques les plus fréquemment rencontrés dans les montages industriels. Il sera également présenté un lexique des termes utilisés dans les catalogues des constructeurs ainsi que les différents boîtiers utilisés pour les semi-conducteurs et circuits intégrés. 

Cliquez ici pour la leçon suivante ou dans le sommaire prévu à cet effet.	Haut de page
Page précédente	Page suivante

Nombre de pages vues, à partir de cette date : le 27 Décembre 2019

Envoyez un courrier électronique à Administrateur Web Société pour toute question ou remarque concernant ce site Web.

Version du site : 11. 5. 12 - Site optimisation 1280 x 1024 pixels - Faculté de Nanterre - Dernière modification : 02 JANVIER 2020.

Ce site Web a été Créé le, 12 JUIN 2019 et ayant Rénové, en JANVIER 2020.