BASCULES SYNCHRONES D ET JK DISPONIBLES SOUS FORME DE CIRCUITS INTÉGRÉS

**Signet :**
Bascules JK	Bascules synchrones en technologie C.MOS	Bas de page

Bascules Synchrones «D et JK» Disponibles sous forme de Circuits Intégrés :

5. - PANORAMA DES BASCULES SYNCHRONES DISPONIBLES SOUS FORME DE CIRCUITS INTÉGRÉS

Les bascules D et JK de structure MAÎTRE ESCLAVE que nous avons examinées sont qualifiées dans les catalogues des constructeurs par le terme «edge triggered», c'est-à-dire déclenchements par front.

Les bascules synchrones qui commutent sur le front positif du signal d'horloge sont appelées «positive edge triggered», tandis que celles qui commutent sur le front négatif sont appelées «négative edge triggered».

Nous allons vous présenter les bascules synchrones les plus utilisées en pratique, tout d'abord celles réalisées en technologie TTL standard ou TTL-LS, puis celles réalisées en technologie C.MOS.

5. 1. - BASCULES SYNCHRONES EN TECHNOLOGIE TTL

5. 1. 1. - BASCULES D

La figure 47 vous montre le schéma et le brochage du circuit intégré 7474 qui contient 2 bascules D «positive edge triggered» indépendantes.

La table de vérité de chaque bascule D est donnée à la figure 48.

Table_de_verite_de_chaque_bascule_D_du_circuit_integre_7474.gif

Le circuit intégré 74174 contient, quant à lui, six bascules D «positive edge triggered». Les entrées CLOCK et CLEAR sont communes aux six bascules. Chacune des bascules ne possède qu'une seule sortie Q. Le brochage de ce circuit est représenté figure 49.

La table de vérité de chaque bascule D de ce circuit est donnée à la figure 50.

Table_de_verite_de_chaque_bascule_D_du_circuit_integre_74174.gif

Le circuit intégré 74175 renferme quatre bascules D «positive edge triggered». Les entrées CLOCK et CLEAR sont communes aux quatre bascules et chacune d'elles possède deux sorties complémentaires Q et .

Le brochage de ce circuit est représenté à la figure 51.

La table de vérité de chaque bascule D de ce circuit est reportée à la figure 52.

Table_de_verite_de_chaque_bascule_D_du_circuit_integre_74175.gif

5. 1. 2. - BASCULES JK

Le circuit intégré 74LS73 contient deux bascules JK «négative edge triggered» avec entrée de remise à zéro. Le brochage de ce circuit est donné à la figure 53.

La figure 54 donne la table de vérité de chaque bascule JK de ce circuit.

Le circuit intégré 74LS76 contient deux bascules JK «négative edge triggered» avec entrées de remise à 0 et de remise à 1. Le brochage de ce circuit est donné à la figure 55.

La table de vérité de chaque bascule JK est reportée à la figure 56.

5. 2. - BASCULES SYNCHRONES EN TECHNOLOGIE C.MOS

5. 2. 1. - BASCULES D

Le circuit intégré CD4013 renferme deux bascules D «positive edge triggered» avec entrées de remise à 0 et de remise à 1. Son brochage est donné à la figure 57.

La table de vérité de chaque bascule du circuit de la figure 57 vous est donnée à la figure 58.

Table_de_verite_de_chaque_bascule_D_du_circuit_integre_CD4013.gif

Le circuit intégré CD40174 est la version C.MOS du circuit intégré TTL 74174. Il est compatible broche à broche avec celui-ci et possède la même table de vérité.

Il en est de même pour le circuit intégré CD40175 qui est la version C.MOS du circuit intégré TTL 74175.

5. 2. 2. - BASCULES JK

Le circuit intégré CD4027 est une double bascule JK «positive edge triggered» avec entrées de remise à 0 et de remise à 1. Le brochage de ce circuit est donné à la figure 59.

La table de vérité de chaque bascule de ce circuit est donné à la figure 60.

Nous en avons terminé avec l'examen des bascules synchrones. Dans la prochaine leçon, nous aborderons l'examen des monostables, des bascules de Schmitt et des multivibrateurs astables.

Cliquez ici pour la leçon suivante ou dans le sommaire prévu à cet effet.	Haut de page
Page précédente	Page suivante

Nombre de pages vues, à partir de cette date : le 27 Décembre 2019

Mon audience Xiti

Envoyez un courrier électronique à Administrateur Web Société pour toute question ou remarque concernant ce site Web.

Version du site : 11. 5. 12 - Site optimisation 1280 x 1024 pixels - Faculté de Nanterre - Dernière modification : 02 JANVIER 2020.

Ce site Web a été Créé le, 12 JUIN 2019 et ayant Rénové, en JANVIER 2020.